摘要: 为了降低测试成本,提高测试效率,将测试资源划分技术和测试端口复用技术相结合,基于ATE外部测试和BIST内部测试的优点,进行可测性设计。基于ATE的外部测试方法,设计了数字逻辑SCAN链和模拟IP测试模式。基于BIST内部测试方法,设计了MBIST电路,对Memory进行测试。为更高效地下载程序和功能验证,设计了支持标准SPI协议的通用测试接口|同时设计了测试模式管理模块,对整个可测性设计进行优化,可实现多个IP同时测试,并在实际芯片中得到验证。
中图分类号:
范学仕,刘云晶. 一种MCU可测性优化设计[J]. 电子与封装, 2018, 18(8):
28 -32.
FAN Xueshi, LIU Yunjing. The Optimal Design for Testability on MCU[J]. Electronics & Packaging, 2018, 18(8):
28 -32.