基于SiP技术多片DDR3高速动态存储器设计

doi:10.16257/j.cnki.1681-1070.2022.0108

电子与封装 ›› 2022, Vol. 22 ›› Issue (1): 010302 . doi: 10.16257/j.cnki.1681-1070.2022.0108

基于SiP技术多片DDR3高速动态存储器设计

张小蝶¹;邱颖霞^1,2;许聪^1,2;邢正伟¹

1.? 安徽芯纪元科技有限公司，合肥　230093；2.中国电子科技集团公司第三十八研究所，合肥　230031

收稿日期:2021-06-24 出版日期:2022-01-25 发布日期:2021-08-25
作者简介:张小蝶（1993—），女，安徽蚌埠人，硕士，工程师，主要从事系统级高速电路设计以及电源/信号完整性仿真验证工作。

Design ofMulti-Chip DDR3 High-Speed Dynamic Memory Based on SiP Technology

ZHANG Xiaodie¹, QIU Yingxia¹^,2, XU Cong^1,2, XING Zhengwei¹

1. Anhui SiliepochTechnology Co., Ltd, Hefei 230031, China; 2. The 38thResearch Institute of CETC, Ltd,Hefei 230031, China

Received:2021-06-24 Online:2022-01-25 Published:2021-08-25

摘要/Abstract

摘要： 基于系统级封装技术（System in Package，SiP），结合自研自主可控DSP处理器“魂芯”II-A和多片DDR3颗粒，详细介绍了一款高速动态存储控制一体化SiP设备的设计方案和仿真验证分析结果，重点介绍了此款SiP的电路拓扑设计、版图设计，并从拓扑结构波形仿真、DDR3时序裕量计算和与板级实现方案对比三方面对其PCB后仿进行了分析和验证，仿真结果符合规范要求，证明了所采用的Fly-By拓扑适用于CPU与多片DDR3颗粒所组成的一体化SiP设备，且SiP设备性能优于板级实现方案。

关键词: DDR3, 高速电路, SiP, 信号完整性, Sigrity仿真

Abstract: Based on the system in package (SiP for short) technology. Combined with a self-developed independent controllable DSP processor (“HX” II-A) and multi-chip DDR3 particles. Moreover, this paper introduces in detail the design scheme and simulation verification analysis of a device result, a kind of high-speed dynamic memory control integrated SiP. The paper focuses on the circuit topology design and the layout design of this SiP, then it verifies its PCB post-simulation from three aspects, including topology simulation waveform, DDR3 timing margin calculation, and comparison with board-level implementation schemes. Finaly, the simulation results are compounded and standardized, and the requirements prove that the adopted Fly-By topology is suitable for integrated SiP equipment which is composed of CPU and multiple DDR3 particles. In addition, the performance of SiP equipment is better than the board-level implementation scheme.

Key words: DDR3, high-speedcircuit, SiP, signalintegrity, Sigritysimulation

中图分类号:

TN454

张小蝶;邱颖霞;许聪;邢正伟. 基于SiP技术多片DDR3高速动态存储器设计[J]. 电子与封装, 2022, 22(1): 010302 .

ZHANG Xiaodie, QIU Yingxia, XU Cong, XING Zhengwei. Design ofMulti-Chip DDR3 High-Speed Dynamic Memory Based on SiP Technology[J]. Electronics & Packaging, 2022, 22(1): 010302 .

[1]	曾燕萍, 张景辉, 朱旻琦, 顾林. 3D异构集成的多层级协同仿真[J]. 电子与封装, 2021, 21(10): 100105-.
[2]	杨芳. 双路隔离CAN驱动器微系统[J]. 电子与封装, 2020, 20(9): 90404-.
[3]	李小亮. DDR3芯片基于XR8238A全地址全功能老炼过程测试[J]. 电子与封装, 2020, 20(2): 20401-.
[4]	曾燕萍;张景辉;王梦雅;孙晓冬;曹春雨. DDR3堆叠键合组件的信号完整性分析与优化[J]. 电子与封装, 2020, 20(12): 120201-.
[5]	滕丽. 一种高速互连通道的信号完整性仿真研究[J]. 电子与封装, 2018, 18(12): 37-40.
[6]	刘琦，刘卫东，陈兴隆，王昕捷. 基板非圆过孔的信号完整性和电源完整性研究[J]. 电子与封装, 2017, 17(12): 5-8.
[7]	张荣臻，高娜燕，朱　媛，丁荣峥. 基于信号/电源完整性的3D-SiP陶瓷封装设计[J]. 电子与封装, 2017, 17(1): 1-5.
[8]	黄　虎¹，李　华²，孔　勇³，范国臣¹，张耀磊¹. 基于SiP技术的空间飞行器综合电子系统[J]. 电子与封装, 2016, 16(9): 6-9.
[9]	芦　俊¹，张国良²，曹　菁¹，陈　仑¹. 一种基于PCI总线的数字图形发生器设计[J]. 电子与封装, 2016, 16(9): 24-27.
[10]	刘建军,郭育华. SiP封装传感器中金丝可靠性设计与分析[J]. 电子与封装, 2016, 16(6): 14-16.
[11]	杨　芳，王良江. 数字信号处理微系统设计[J]. 电子与封装, 2016, 16(2): 19-22.
[12]	潘结斌，陈计学，姜　楠. 一种用于微波控制电路控制端口的静电/浪涌电压泄放结构[J]. 电子与封装, 2016, 16(11): 31-34.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

基于SiP技术多片DDR3高速动态存储器设计

Design ofMulti-Chip DDR3 High-Speed Dynamic Memory Based on SiP Technology

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 12

编辑推荐

Metrics

本文评价