



·特邀综述·

众核任务映射算法研究现状与发展趋势^{*}

吴 倩, 王小航

(华南理工大学软件学院, 广州 510006)

摘要: 在众核系统中, 并行任务在执行前需要被映射到处理器, 这一过程被称为任务映射, 任务映射算法对芯片性能影响巨大, 所以近年来众核任务映射算法成为研究热点。针对不同的系统架构(如二维和三维众核系统) 和优化目标(如通信开销、功耗、温度等) 对现有任务映射算法进行综述, 并展望了任务映射算法的未来发展趋势。

关键词: 任务映射; 众核; 资源管理

中图分类号: TN402 **文献标志码:** A **文章编号:** 1681-1070 (2022) 02-020305

DOI: 10.16257/j.cnki.1681-1070.2022.0207

中文引用格式: 吴倩, 王小航. 众核任务映射算法研究现状与发展趋势[J]. 电子与封装, 2022, 22 (2): 020305.

英文引用格式: WU Qian, WANG Xiaohang. Current and emerging trends of task mapping in many-core systems[J]. Electronics & Packaging, 2022, 22(2): 020305.

Current and Emerging Trends of Task Mapping in Many-Core Systems

WU Qian, WANG Xiaohang

(Software College, South China University of Technology, Guangzhou 510006, China)

Abstract: In many-core systems, parallel tasks need to be mapped to processors before execution, which is referred as task mapping. Task mapping algorithms have a great impact on chip performance, and thus have attracted enthusiasm in the research community. Existing task mapping algorithms for different system architectures (such as 2D and 3D many-core systems) and optimization objectives (such as communication overhead, power consumption, temperature, etc.) are reviewed, and future research trends of task mapping algorithms are provided.

Keywords: task mapping; many-core; resource management

1 引言

随着计算需求的不断增长, 众核系统得到广泛应用, 单个芯片上集成的处理器核多达数十到数百个。在应用执行任务之前, 资源管理器需按照特定算法为各个任务选择执行指令的处理器核, 即分配处理器核

给该应用, 该过程称为任务映射, 所使用的算法称为任务映射算法。任务映射直接影响芯片性能。

任务映射需考虑通信延时。任务映射直接决定运行任务的处理器核之间的距离, 若将两个相互间数据通信量较大的任务映射至相距较远的处理器核, 会导致通信延迟增大。所以任务映射需考虑任务间的通信距离。

* 基金项目:国家重点研发计划(BE2021003)

收稿日期:2021-08-13

E-mail: 吴倩 2398498656@qq.com; 王小航(通信作者)baikeina@163.com

任务映射需考虑系统功耗。处理器核功耗过高,容易降低处理器核的可靠性和寿命。此外,功耗过高,容易使得处理器核温度过高,增加冷却成本。

任务映射需考虑处理器核可靠性。如果在任务映射时不考虑可靠性,会导致某些处理器核的老化速度比其他处理器核快,使之成为系统可靠性瓶颈。

任务映射需考虑处理器核温度。任务映射直接影响芯片热分布,例如将高计算需求的任务映射至连续区域,在功率密度大的系统中,容易使得系统产生热点(芯片局部温度过高)。因此,在设计任务映射算法时需考虑芯片温度。

任务映射算法可从以下角度进行分类和分析:根据是否可以在线实时为应用选择处理器核对任务映射算法进行分类^[1];从应用软硬实时要求角度对任务映射算法进行比较^[2];从应用映射的处理器区域连续与否讨论映射区域对任务映射的影响^[3];从任务是否可重映射的角度讨论现有任务映射算法的优劣^[4]。本文从系统架构和任务映射算法目标两个角度对现有任务映射算法进行分析。

2 任务映射算法

2.1 任务映射过程

任务映射过程如图 1 所示。在任务映射算法研究中,通常采用任务图(加权有向无环图)来表示一个应用,如图 1(b)所示。图 1(b)所示的应用有 4 个任务,每个任务的权重表示该任务需执行的指令数 / 执行时间。任务之间用有向边相连,其方向表示数据传输的方向,边的权重表示传送的数据包数量。应用开始运行前,需资源管理器按照特定算法为它的各个任务选择执行指令的处理器核,即分配处理器核给该应用,该过程称为任务映射。




图 1 任务映射

2.2 任务映射算法分类

2.2.1 二维片上网络

1) 优化通信的任务映射算法

应用任务间具有通信,任务映射时需考虑任务映射位置,减少处理器核间的通信距离,进而减少应用执行时间。

FATTAH 等人^[1]提出一种 CoNA 算法,该方法首先选择距离资源管理器最近、具有 4 个空闲邻居处理器核的处理器核(文中称为第一节点),然后将具有最大通信量的任务映射到第一节点上,接着围绕第一节点建立连续区域以映射应用的其余任务。在 CoNA 算法的基础上,FATTAH 等人^[2]还提出了 SHiC 算法,该方法使用随机爬山算法来估计一个处理器核的空闲相邻处理器核数,从而快速确定最佳的第一节点。ANAGNOSTOPOULOS 等人^[3]针对可扩展的应用提出了一种工作负载感知的分布式框架,提高了处理器核利用率,同时减少了核间通信开销。这些方法以最小化通信距离或降低网络拥塞为目标,为应用选择连续处理器区域。

通过将任务迁移至另一个处理器核(任务重映射)可降低处理器核的通信距离。NG 等人^[4]提出了一个评估碎片化程度的度量指标,并基于该指标提出了一个处理器核碎片整理方案。WANG 等人^[5]提出了一种重新定位应用处理器区域的碎片整理算法。PATHANIZ 等人^[6]将碎片整理问题转换成一个可以在多项式时间内求解的问题。这些方法通过将任务重新映射来获得连续空闲区域,减少了后续应用通信开销。

优化通信的任务映射方法可降低应用通信延时和网络拥塞,但是该类方法偏向于为应用选择一个连续处理器区域。随着处理器核不断分配和释放,优化通信的任务映射算法会导致碎片化程度加重,迫使后续应用延迟执行或系统需执行碎片化整理。同时,优化通信的任务映射方法,考虑芯片功率预算,容易使系统产生热点,尤其是在功率密度大的系统中。

2) 提高可靠性的任务映射算法

提高可靠性的任务映射算法可分为老化缓解算法和故障避让算法。

关于老化缓解算法,随着单芯片上集成的处理器核越来越多,芯片功率密度也不断增大、温度也迅速提升,导致器件老化和磨损速度加快,缩短了芯片使用时间。HUANG 等人^[7]提出了一个估计系统使用时间的可靠性模型,并基于该模型,采用模拟退火技术提出了一种感知处理器核可靠性的任务映射算法。WANG 等人^[8]通过对系统生命周期定量化建模,提出了一种考虑处理器核和物理链路老化程度的任务映

射算法。WANG 等人^[9]在系统可靠性和温度阈值约束下,结合轻量级温度预测模型,提出了一种混合整数线性规划模型,确定应用调度和映射方案。上述方法可为应用选择连续区域。


关于故障避让算法,为提高处理器可靠性,降低处理器故障,部分学者关闭部分处理器以降低处理器功率密度,选择性能良好的处理器进行任务映射。关闭的处理器核被称为暗核。KAPADIA 等人^[10]在系统可靠性和功率限制的约束下,提出了一种任务映射算法,该方法通过考虑芯片热分布变化来确定应用的映射位置和处理器核的电压频率,从而提高应用的性能要求。KRIEBEL 等人^[11]在系统中集成了一组具有不同可靠性级别的处理器核,在满足功耗约束条件下,考虑应用的可靠性级别,为应用选择具有合适的可靠性级别的处理器核,进而为系统提供不同级别的保护。KAPADIA 等人^[12]提出了一个结合动态电压频率调整技术的资源管理框架,该框架为应用任务选择映射位置时优化系统性能和降低功耗,同时满足处理器核的可靠性约束。上述方法只是简单、机械地在功率约束下关闭系统一部分核心,而并没有明确指出关闭哪些处理器核。

3) 降低功耗的任务映射算法

SHAFIQUE 等人^[13]提出了一种快速确定系统最佳暗核集合(关闭哪些处理器核为暗核)以及确定任务与处理器核映射的任务映射算法。HOVEIDA 等人^[14]提出的 HCPS 方法尝试在开启的集群中争取最高的处理器核利用率,从而可以关闭更多的集群以节省功耗。RAGHUNATHAN 等人^[14]基于排队论估计应用在异构集群的执行时间,为到达系统的应用选择最佳集群,而其他的集群保持关闭状态。BHARATHWAJ 等人^[15]提出在片上网络中引入加速器来加速由于处理器核关闭而不能在规定时间内完成的应用。上述算法^[12-15]结合动态电压频率调整技术,使得系统在功率预算下运行。但是功率预算是系统所有处理器核开启以及最差任务空间分布下确定的值,将系统限制在功率预算下运行的方法过于保守。

图 2 是 8 个处理器核开启并且系统达到温度阈值 80 °C 时的芯片热分布图,实验配置是 4×4 的片上网络以及温度模拟器 Hotspot,图 2 (a) 所示分布的功率是 53.6 W,图 2 (b) 所示分布的功率为 61.2 W。因此,任务映射时,在应用处理器区域中包含部分关闭的处理器核可以降低处理器核功率密度。MUHAMMAD 等人^[16]提出了一种称为 PAT 的任务映射算法,为应用选择一

个包含暗核的处理器区域,工作处理器核和暗核间隔放置,使得系统在高于功率预算下运行。KANDURI 等人^[17]在 PAT 的基础上又提出了 Adboost 方法,通过利用合理分布暗核而获得的额外功率加速了计算密集型应用的执行。ANIL 等人^[18]提出的 HCRS 算法在实时计算功率的约束下,提高了集群处理器核的利用率。



(a) 暗核与活动核心依次间隔 (b) 暗核与活动核心分别占据芯片上下部分

图 2 芯片热分布(图中色度单位为 °C)

4) 优化温度的任务映射算法

芯片局部或全局过热容易影响使用寿命。因此,学者们提出了以温度为优化目标的任务映射算法。

ANUP 等人^[19]综合考虑瞬态温度、稳态温度和处理器核温度三个因素提出了一个温度模型,并基于该模型确定了任务与处理器核的映射关系。THIDAPAT 等人^[20]提出了一种用于任务分配和调度的技术框架,该技术框架基于稳态温度来优化芯片的峰值温度。JUNLONG 等人^[21-22]考虑应用执行时间和功耗两个因素的时变特征,有效地将应用映射到处理器核上,最大程度减少了应用执行时间。

为进一步降低系统温度,学者们将任务从过热的处理器核迁移到较冷的处理器核,以减少系统热点或均衡处理器核温度。MAJED 等人^[23]提出了基于分析历史温度数据的热感知任务迁移机制。BAGHER 等人^[24]提出了一种基于处理器核热行为的任务调度和任务迁移算法。YOUNG 等人^[25]提出了一种异构多核处理器的迁移算法,将应用迁移到小核,以便大核可以快速冷却。

研究学者利用工作处理器核和暗核之间的温度梯度均衡处理器核温度。HANWOONG 等人^[26]利用指令级并行和线程级并行特性,提出了一种热约束下的

资源分配策略, 可有效地确定工作处理器核和暗核数目。HANWOONG 等人^[27]提出了将暗核放置在工作处理器核周围的模式资源映射方法, 通过暗核和工作处理器核交错分布的方式确定暗核位置。文献[25-26]提出的方法是针对已知应用的, 具有局限性。文献[25, 27-31]是在系统暗核数量固定的假设下设计的, 事实上, 暗核数会因为工作负载而不断发生变化。

2.2.2 三维集成片上网络

1) 优化通信的任务映射算法

相比于二维片上网络, 在三维片上网络中, 位于不同层的处理器核距离底层散热器的距离不同, 这直接导致了位于不同层的处理器核散热能力不同。在三维片上网络中, 应用处理器区域垂直方向层数影响应用通信延时, 例如在处理器核数目相等的条件下, 处理器核均在同一层的处理器区域的平均通信延时会比垂直方向多层的处理器区域的高。因此, 任务映射算法应考虑架构特性。

DING 等人^[32]提出了考虑层间和层内通信的任务映射算法。MANNA 等人^[33]提出了基于线性规划和粒子群优化算法的任务映射机制。JHA 等人^[34]提出的任务迁移算法可减少两个任务之间的通信跳数。该类算法以最小化处理器核间的通信距离为目标; 只考虑通信一个因素, 将任务映射至连续处理器区域, 容易使系统产生热点。

2) 降低功耗的任务映射算法

AGYEMAN 等人^[35]针对异构三维集成片上网络, 提出了降低功耗和提升系统性能的任务映射算法。ELMILIGI^[36]实现了使用遗传算法搜索任务的映射位置。王源等人^[37]针对非规则的三维集成片上网络, 提出了考虑系统通信功耗的任务映射方法, 并设计了基于在线学习的启发式任务映射算法。RAPARTI 等人^[38]以降低系统功耗为目标, 利用量子粒子群算法确定了任务映射位置。然而, 该类算法无法避免热点。

3) 优化温度的任务映射算法

三维集成片上网络功率密度大, 为此 FENG 等人^[39]提出基于遗传算法的任务映射算法, 优化芯片温度。WANG 等人^[40]提出了一个异构三维集成片上网络架构, 并针对该架构提出了考虑系统运行温度的任务映射算法和路由算法。DEMIRIZ 等人^[41]针对异构三维集成片上网络提出了一种热管理方案。MOSAYYEBZADEH 等人^[42]提出了优化系统温度和功耗的任务映射算法, 在为应用选择处理器区域时, 考虑了任务间的通信量以及热点等因素。LI 等人^[43]提

出了一种降低应用通信延时、减少应用执行时间的任务映射算法。

4) 提高可靠性的任务映射算法

三维集成网格片上网络采用硅通孔(Through Silicon Via, TSV)技术将二维网格片上网络连接起来, 提供了更高的集成度和更短的层间连接距离, 所以在三维片上网络中比较关注针对 TSV 的可靠性优化。

DING 等人^[44]提出的方法试图在任务映射过程中通过算法优化 TSV 技术的使用和降低处理器核之间的通信延时。HAGHBAYAN 等人^[45]提出了一个分层框架, 并通过该分层框架, 为应用选择使用压力较小的处理器核, 从而为使用压力较大的处理器核提供较长的恢复时间。HAGHBAYAN 等人^[46-47]在为应用选择处理器区域时引入了处理器核寿命指标以提高系统可靠性。GNAD 等人^[48]提出了一个轻量级的处理器核老化评估技术, 并基于该评估技术, 将计算密集型任务映射到健康处理器核, 以避免部分处理器核老化过快。RATHORE 等人^[49]提出了一种称为 HipMap 的动态分层映射方法, 该方法利用暗核来降低系统峰值温度, 从而延长了系统的使用寿命。

3 发展趋势

3.1 暗核

考虑暗核的任务映射算法可以使得处理器核运行在高频, 但是引入暗核会增加工作处理器核间的通信距离。因此考虑暗核的任务映射算法需同时考虑功耗、温度、通信三个因素。此外, 考虑暗核的任务映射算法需考虑暗核数量。计算密集型应用需更多的暗核, 通信密集型应用则应减少暗核。PARSEC 测试集中的应用 Facesim 和 Swaptions 在众核模拟器中运行时的计算需求变化如图 3 所示, 其中计算需求是以吞吐率(每周期指令数, Instructions Per Cycle, IPC)来衡量的。分配给应用的暗核数也应该随时间变化。

3.2 三维集成片上网络

目前针对三维集成片上网络的任务映射算法较少。三维集成片上网络如图 4 所示, 有区别于二维片上网络的特点。首先, 每层处理器核距离底部散热器的距离不同, 这导致了处理器核散热能力不同。

其次, 应用处理器区域层数影响处理器核间通信距离。不同的处理器区域如图 5 所示, 在处理器核数相同的情况下, 垂直方向只有一层的处理器区域的处理器核间最大跳数为 8, 垂直方向三层的处理器区域

的处理器核间最大跳数为5。




图3 应用计算需求变化




图4 三维集成片上网络




图5 不同的处理器区域

由于处理器区域层数影响处理器核间通信距离，以及处理器核散热能力不同的特点，二维片上网络任务映射算法不能直接运用至三维集成片上网络。现有三维集成片上网络的典型拓扑结构是三维集成网格片上网络，采用TSV技术可将二维网格片上网络连接起来，因此可将三维集成网格片上网络所提出任务映射算法拓展至其他拓扑结构，如Torus等。之前提出任务映射算法多采用集中控制的方式。在未来，芯片中的处理器核数目更大，可将现有任务映射算法扩展为分布式任务映射算法。

4 结论

本文从二维片上网络和三维集成片上网络针对不同的优化目标对现有任务映射算法进行了研究，分析了优化通信的任务映射算法导致碎片化程度加重

等问题的产生，考虑了三维集成片上网络区别于二维片上网络的特点，指出了如何将任务映射算法拓展到其他拓扑结构如Torus等，如何设计分布式任务映射算法将成为未来众核任务映射算法亟待解决的关键问题。

参考文献：

- [1] FATTAH M, RAMÍREZ M, DANESHTALAB M, et al. CoNA: Dynamic application mapping for congestion reduction in many-core systems[C]// International Conference on Computer Design (ICCD), 2012: 364-370.
- [2] FATTAH M, DANESHTALAB M, LILJEBERG P, et al. Smart hill climbing for agile dynamic mapping in many-core systems[C]// ACM/EDAC/IEEE Design Automation Conference, 2013: 10-15.
- [3] ANAGNOSTOPOULOS I, TSOUTSOURAS V, BARTZAS A, et al. Distributed run-time resource management for malleable applications on many-core platforms[C]// Design Automation Conference (DAC), 2013: 1-6.
- [4] NG J, WANG X, SINGH A, et al. Defragmentation for efficient runtime resource management in NoC-based many-core systems[C]// IEEE Transactions on Very Large Scale Integration Systems, 2016: 3359-3372.
- [5] WANG X, FEI T, ZHANG B, et al. On runtime adaptive tile defragmentation for resource management in many-core systems[C]// Microprocessors and Microsystems- Embedded Hardware Design, 2016: 161-174.
- [6] PATHANIA A, VENKATARAMANI V, SHAFIQUE M, et al. Defragmentation of tasks in many-core architecture[C]// ACM Transactions on Architecture and Code Optimization, 2017: 1-21.
- [7] HUANG L, YUAN F, XU Q. Lifetime reliability-aware task allocation and scheduling for MPSoC platforms[C]// Design Automation, and Test in Europe, 2009: 51-56.
- [8] WANG L, LV P, LIU L, et al. A lifetime reliability-constrained runtime mapping for throughput optimization in many-core systems[C]// IEEE TransCAD Integrated Circuits Syst, 2019: 1771-1784.
- [9] WANG L, JIANG S, CHEN S, et al. Optimized mapping algorithm to extend lifetime of both NoC and cores in many-core system[C]// Integration, 2019: 6782-6794.
- [10] KAPADIA N, PASRICHA S. A runtime framework for robust application scheduling with adaptive parallelism in the dark-silicon era[J]. IEEE Transactions on Very Large Scale Integration Systems, 2016, 25(2): 534-546.

- [11] KRIEBEL F, REHMAN S, SUN D. Adaptive soft error resilience for reliability-heterogeneous processors in the dark silicon era[C]// IEEE Design Automation Conference (DAC), 2014: 1-6.
- [12] KAPADIA N A, PASRICHA S. VARSHA: variation and reliability-aware application scheduling with adaptive parallelism in the dark-silicon era[C]// Design, Automation & Test in Europe Conference & Exhibition (DATE), 2015: 1060-1065.
- [13] SHAFIQUE M, GNAD D, GARG S, et al. Variability-aware dark silicon management in on-chip many-core systems[C]// Design, Automation & Test in Europe Conference & Exhibition (DATE), 2015: 387-392.
- [14] HOVEIDA M, AGHAALIAKBARI F, BASHIZADE R, et al. Efficient mapping of applications for future chip multiprocessors in dark silicon era[J]. ACM Transactions on Design Automation of Electronic Systems, 2017, 22 (4): 1-26.
- [15] BHARATHWAJ R, SIDDHARTH G. Job arrival rate aware scheduling for asymmetric multi-core servers in the dark silicon era[C]// International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS), 2014: 1-9.
- [16] MUHAMMAD U, MUHAMMAD S, JÖRG H. Power-efficient accelerator allocation in adaptive dark silicon many-core systems[C]// Design, Automation & Test in Europe Conference & Exhibition (DATE), 2015: 916-919.
- [17] ANIL K. Dark silicon aware runtime mapping for many-core systems: A patterning approach[C]// Proceedings of the 33rd IEEE International Conference on Computer Design (ICCD'15). IEEE, 2015: 573-580.
- [18] ANIL K, MOHAMMAD H, AMIR M, et al. thermal aware performance boosting through dark silicon patterning[C]// IEEE Transactions on Computers, 2018: 1062-1077.
- [19] ANUP D, AKASH K, BHARADWAJ V. Reliability and energy-aware mapping and scheduling of multimedia applications on multiprocessor systems[C]// IEEE Transactions on Parallel and Distributed Systems, 2016: 869-884.
- [20] THIDAPAT C, HU X, ROBERT P. Temperature-aware scheduling and assignment for hard real-time applications on MPSoCs[C]// IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2011: 1884-1897.
- [21] JUNLONG Z, JIANMING Y, JING C. Peak temperature minimization via task allocation and splitting for heterogeneous MPSoC real-time systems[J]. Journal of Signal Processing Systems, 2016: 111-121.
- [22] ARYABARTTA S. Thermal aware scheduling and mapping of multiphase applications onto chip multiprocessor [C]// Design, Automation, and Test in Europe, 2016: 1096-1101.
- [23] MAJED V, GOKHAN M. Thermal-aware run-time thread migration for interconnects[C]// International Symposium on Low Power Electronics and Design, 2016: 230-235.
- [24] BAGHER S, MOHAMMADREZA B, HAMID N. Physical-aware task migration algorithm for dynamic thermal management of SMT multi-core processors[C]// Asia and South Pacific Design Automation Conference, 2014: 292-297.
- [25] YOUNG G, MINYONG K, JAE M. M-DTM: migration-based dynamic thermal management for heterogeneous mobile multi-core processors[C]// Design, Automation, and Test in Europe (DATE), 2015: 1533-1538.
- [26] HANWOONG J, CHANHEE L, SHIN-HAENG K, et al. Dynamic behavior specification and dynamic mapping for real-time embedded systems: Hopes approach [C]// ACM Transactions on Embedded Computing Systems, 2014: 1-26.
- [27] MENGQUAN L, WEICHEN L, LEI Y, et al. Chip temperature optimization for dark silicon many-core systems[C]// IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2018: 941-953.
- [28] MD F, DAN Z, MAGDY B. Dark silicon-power-thermal aware runtime mapping and configuration in heterogeneous many-core NoC[C]// IEEE International Symposium on Circuits and Systems (ISCAS), 2017: 1-4.
- [29] FATEMEH A, MOHADDESEH H, MOHAMMAD A, et al. Efficient processor allocation in a reconfigurable CMP architecture for dark silicon era[C]// International Conference on Computer Design (ICCD), 2016: 336-343.
- [30] WEI C L, LEI Y, WEI W J, et al. Thermal-aware task mapping on dynamically reconfigurable Network on Chip based multiprocessor system on chip[C]// IEEE Transactions on Computers, 2018: 1818-1834.
- [31] MD F, DAN Z, MAGDY A. Power-thermal aware balanced task-resource co-allocation in heterogeneous many CPU-GPU cores NoC in dark silicon era[C]// IEEE International System on Chip Conference (SOCC), 2018: 260-265.
- [32] DING H, GU H, YANG Y, et al. 3D networks-on-chip mapping targeting minimum signal TSVs[J]. IEICE Electron Express, 2013, 10(18): 20130518.
- [33] MANNA K, SWAMI S, CHATTOPADHYAY S, et al.

- Integrated through-silicon via placement and application mapping for 3D mesh-based NoC design[J]. ACM Transactions on Embedded Computing Systems, 2016, 16 (1): 1-25.
- [34] JHA V, DEOL S, JHA M, et al. Energy and latency aware application mapping algorithm & optimization for homogeneous 3D Network on Chip[J]. Computing Research Repository, 2014, arXiv: 1404.2512.
- [35] AGYEMAN M O, AHMADINIA A, Bagherzadeh N. Energy and performance-aware application mapping for inhomogeneous 3D networks-on-chip[J]. Journal of Systems Architecture, 2018, 89: 103-117.
- [36] ELMILIGI H, GEBALI F, EL-KHARASHI M W. Power-aware mapping for 3D-NoC designs using genetic algorithms[J]. FNC/MobiSPC, 2014, 34: 538-543.
- [37] 王源. 非规则拓扑的三维片上网络低功耗映射优化[D]. 西安: 西安电子科技大学, 2018: 5-12.
- [38] RAPARTI V Y, KAPADIA N A, PASRICA S. ARTEMIS: An aging-aware runtime application mapping framework for 3D NoC-based chip multiprocessors[J]. IEEE Transactions on Multi-Scale Computing Systems, 2017, 3 (2): 72-85.
- [39] FENG G, GE F, YU S, et al. A thermal-aware mapping algorithm for 3D mesh network-on-chip architecture [C]// IEEE International Conference on ASIC, Shenzhen, China: IEEE, 2013: 1-4.
- [40] WANG X, JIANG Y, YANG M, et al. HRC: A 3D NoC architecture with genuine support for runtime thermal-aware task management[J]. IEEE Transactions on Computers, 2017, 66(10): 1676-1688.
- [41] DEMIRIZ A, AHANGARI H, OZTURK O. Temperature-aware core mapping for heterogeneous 3D NoC design through constraint programming[C]// Euromicro International Conference on Parallel, Distributed and Network-Based Processing, Sweden: IEEE, 2020: 312-318.
- [42] MOSAYYEZADEH A, AMIRASKI M M, HESSABI S. Thermal and power aware task mapping on 3D network on chip[J]. Computers and Electrical Engineering, 2016, 51: 157-167.
- [43] LI B, WANG X, SINGH A K, et al. On runtime communication and thermal-aware application mapping and defragmentation in 3D NoCs systems[J]. IEEE Transactions on Parallel and Distributed Systems, 2019, 30 (12): 2775-2789.
- [44] DING H, GU H, YANG Y, et al. 3D networks-on-chip mapping targeting minimum signal TSVs[J]. IEICE Electron Express, 10(18): 20130518.
- [45] HAGHBAYANM H, MIELE A, RAHMANI A, et al. A lifetime-aware runtime mapping approach for many-core systems in the dark silicon era[C]// Design, Automation & Test in Europe Conference & Exhibition (DATE), 2016: 854-857.
- [46] HAGHBAYANM H, RAHMANI M. Can dark silicon be exploited to prolong system lifetime? [C]// IEEE Design & Test, 2018: 51-59.
- [47] HAGHBAYANM H, MIELE A, RAHMANI A M, et al. Performance/reliability-aware resource management for many-cores in dark silicon era[C]// IEEE Transactions on Computers, 2009: 1599-1612.
- [48] DENNIS G, MUHAMMAD S, FLORIAN K, et al. Hayat: Harnessing dark silicon and variability for aging deceleration and balancing[C]// ACM/EDAC/IEEE Design Automation Conference (DAC), 2015: 1-6.
- [49] RATHORE V, CHATURVEDI V, SINGH A. K, et al. HiMap: A hierarchical mapping approach for enhancing lifetime reliability of dark silicon manycore systems [C]// Design, Automation & Test in Europe Conference & Exhibition (DATE), 2018: 991-996.



作者简介:

吴倩 (1997—),女,湖北武汉人,硕士研究生,主要研究方向为众核系统中的热隐蔽通道和任务迁移。