



商用 0.18 μm CMOS 工艺抗总剂量辐射性能研究

寇春梅, 谢儒彬, 洪根深, 吴建伟

(中国电子科技集团公司第 58 研究所, 江苏 无锡 214035)

摘要: 对国内标准商用 0.18 μm 工艺 MOSFET 和电路进行总剂量效应研究。其 STI 隔离区域二氧化硅在总剂量达到 50k rad(Si)时, 端口 3.3 V NMOS 晶体管漏电达到了 10^{-9} A 级, 达到 100k rad(Si)以上时, 内核 1.8 V NMOS 晶体管出现场区漏电。通过电路总剂量辐照试验, 表明 NMOS 晶体管是薄弱点。需要开发 STI 场区总剂量加固技术, 以满足抗辐射电路研制要求。

关键词: 商用工艺; 总剂量; 辐射; MOSFET

中图分类号: TN406 文献标识码: A 文章编号: 1681-1070 (2016) 04-0040-05

Study of Commercial 0.18μm CMOS Total Ionizing Dose Effects

KOU Chunmei, XIE Rubin, HONG Genshen, WU Jianwei

(China Electronics Technology Group Corporation No.58 Research Institute, Wuxi 214035, China)

Abstract: The paper focused on the total ionizing dose effects of commercial fabrication process MOSFETs and circuits. When irradiation runs up to 50k rad (Si), The STI oxide traps a large number of positive charges. It leads IO NMOSFETs' leakage currents reach nanoamps. When irradiation runs up to 100k rad (Si), Core NMOSFETs leakage currents become obviously. The IO NMOSFETs are vulnerable. The STI oxide needs radiation hard to meet radiation-hardened circuits manufacture.

Keywords: commercial fabrication process; total ionizing dose; radiation; MOSFET

1 引言

随着电子元器件在空间环境中的应用日益增多, 辐射环境下电路的失效问题也越来越受到关注, 空间辐射在体硅 CMOS 器件中引起总剂量辐射效应 (Total Ionizing Dose effects, TID), 造成了元器件的电学性能退化。总剂量辐射效应是一个长期导致失效的过程, 其影响主要是由于在 SiO_2 中产生氧化陷阱电荷, 同时在 Si/SiO_2 界面形成界面态造成的^[1]。

2 现状

20 世纪 80 年代以来, 国外对于大尺寸以及超深

亚微米工艺制造的 MOS 器件的总剂量辐射效应进行了充分的研究^[2-4], 形成抗辐射 1.0 μm~90 nm 体硅及 SOI CMOS 工艺技术, 抗总剂量水平达到 1M rad (Si) 以上。国内建立了抗辐射 1.0 μm~0.35 μm 体硅及 SOI 工艺技术, 抗总剂量水平为 100k rad (Si), 存在较大差距。

3 近期进展

近年来, 商用微电子芯片的总剂量辐射加固技术得到了飞速的发展, 部分器件总剂量的失效水平由几十 krad(SiO_2)增长到 200 krad(SiO_2), 如图 1 所示为商用 CMOS 工艺随着器件特征尺寸的减小, 总剂量加固能力的比较^[5]。






图 1 CMOS 工艺总剂量水平随特征尺寸减小的发展趋势

中国科学院上海微系统与信息技术研究所与中国科学院特殊环境功能材料与器件重点实验室分别研究了国产标准商用 $0.18\text{ }\mu\text{m}$ 工艺宽沟^[6]与窄沟^[7] MOSFET 抗总剂量辐射能力, 宽沟器件宽长比为 $W/L=10\text{ }\mu\text{m}/0.18\text{ }\mu\text{m}$, 窄沟器件宽长比为 $W/L=0.22\text{ }\mu\text{m}/20\text{ }\mu\text{m}$, 栅氧化层厚度为 $3\sim4\text{ nm}$, 隔离层采用浅沟槽隔离, 厚度约为 390 nm , 工作电压为 1.8 V 。辐照偏置条件主要选取 ON 偏置, 即栅压为 1.8 V , 漏极、源极和衬底接地。器件辐照实验用中国科学院新疆理化技术研究所 ${}^{60}\text{Co}\gamma$ 射线。

图 2 为 MOSFET 在不同总剂量下电流电压特性曲线。从图中可以看出, 随着总剂量的增加, 器件漏电流增加。在剂量为 100 krad(Si) 时, 宽沟器件 ($W/L=10\text{ }\mu\text{m}/0.18\text{ }\mu\text{m}$) 曲线变化很小, 说明该器件在 100 krad(Si) 仍能保持很好的电学特性, 器件能承受的总剂量在 100 krad(Si) 以上; 而窄沟器件 ($W/L=0.22\text{ }\mu\text{m}/20\text{ }\mu\text{m}$) 漏电流明显增大, 增幅达 4 个数量级。之后宽沟器件漏电流变化较为明显, 而窄沟器件趋势逐渐变缓。当总剂量达到 500 krad(Si) 时, 宽沟与窄沟器件的漏电流均达到 10^{-7} A 。在该剂量下, 器件无法正常关断, 将导致功能失效, 静态功耗增加。




(a)




(b)

图 2 MOSFET 辐射前后电流-电压曲线

提取 MOSFET 不同总剂量下的阈值电压, 如图 3 所示。从图上可以看出, 宽沟器件的阈值电压几乎不随总剂量变化, 说明 $0.18\text{ }\mu\text{m}$ 工艺 MOSFET 栅氧化层对总剂量不敏感; 而窄沟器件由于辐射感生反窄沟道效应, 阈值电压出现变小的趋势。



(a)



(b)

图 3 MOSFET 阈值电压随总剂量变化曲线

4 实验

中国电子科技集团公司第 58 研究所对采用国内

商用 $0.18 \mu\text{m}$ 工艺的 3.3 V NMOS、PMOS 单管器件进行辐照试验, NMOS 器件宽长比为 $W/L=10 \mu\text{m}/0.35 \mu\text{m}$, PMOS 器件宽长比为 $W/L=10 \mu\text{m}/0.3 \mu\text{m}$, 辐

照偏置为 ON 偏置, 棚极电压为 $3.6 \text{ V}(1.1 V_{dd})$, 漏极、源极和衬底接地。器件辐照实验用中科院上海应用物理研究所 $^{60}\text{Co}\gamma$ 射线。试验结果见表 1。


表 1 国内商用 $0.18 \mu\text{m}$ 工艺

器件编号	V_t/V			I_{off}/A			I_{dsat}/A		
	before	100 k	150 k	before	100 k	150 k	before	100 k	150 k
NMOS-1#3	0.775	0.771	0.772	6.56×10^{-13}	7.91×10^{-6}	1.54×10^{-5}	6.01×10^{-3}	6.05×10^{-3}	6.08×10^{-3}
NMOS-2#3	0.780	0.774	0.776	1.84×10^{-13}	1.90×10^{-5}	2.30×10^{-5}	5.97×10^{-3}	6.02×10^{-3}	6.05×10^{-3}
NMOS-3#3	0.783	0.771	0.777	4.93×10^{-13}	1.75×10^{-5}	2.00×10^{-5}	6.04×10^{-3}	6.08×10^{-3}	6.11×10^{-3}
NMOS-4#3	0.784	0.776	0.779	5.94×10^{-13}	1.66×10^{-5}	1.82×10^{-5}	5.95×10^{-3}	6.00×10^{-3}	6.02×10^{-3}
NMOS-5#3	0.780	0.772	0.774	4.60×10^{-13}	2.49×10^{-5}	2.89×10^{-5}	6.00×10^{-3}	6.05×10^{-3}	6.08×10^{-3}
PMOS-1#3	-0.628	-0.628	-0.628	-3.65×10^{-12}	-2.96×10^{-11}	-7.12×10^{-12}	-2.89×10^{-3}	-2.88×10^{-3}	-2.88×10^{-3}
PMOS-2#3	-0.617	-0.618	-0.620	-4.11×10^{-12}	-3.44×10^{-11}	-1.76×10^{-12}	-2.95×10^{-3}	-2.94×10^{-3}	-2.95×10^{-3}
PMOS-3#3	-0.625	-0.625	-0.635	-3.86×10^{-12}	-1.80×10^{-11}	-1.16×10^{-11}	-2.91×10^{-3}	-2.91×10^{-3}	-2.90×10^{-3}
PMOS-4#3	-0.624	-0.625	-0.627	-3.67×10^{-12}	-1.97×10^{-11}	-1.43×10^{-11}	-2.94×10^{-3}	-2.94×10^{-3}	-2.94×10^{-3}
PMOS-5#3	-0.621	-0.621	-0.623	-4.40×10^{-12}	-3.27×10^{-11}	-1.97×10^{-11}	-2.95×10^{-3}	-2.94×10^{-3}	-2.95×10^{-3}

注: 器件为 $0.18 \mu\text{m}$ 抗辐射加固工艺 3.3 V MOS 单管器件, NMOS 和 PMOS 各 5 个管芯, 编号分别为 NMOS-1~5, PMOS-1~5; 每个管芯中封装 3 个不同尺寸器件, 以“管芯编号 #1~3”命名。

根据辐照试验结果可以看出, NMOS 管在辐照后关态漏电流变大, 主要原因可能是 STI 场区隔离形成正电荷积累, 导致 STI 场区与源漏接触部分在辐照后发生反型, 造成源漏漏电。同时可以看出, PMOS 管在辐照后 I_{dsat} 没有发生明显的下降, 说明 SPACER 区域的抗辐射性能能够满足要求。

同时中国电子科技集团公司第 58 研究所也对采用国内标准商用 $0.18 \mu\text{m}$ 工艺的 3.3 V NMOS、 1.8 V NMOS 单管器件进行辐照试验, 3.3 V NMOS 器件宽长比为 $W/L=10 \mu\text{m}/0.35 \mu\text{m}$, 1.8 V NMOS 器件宽长比为 $W/L=10 \mu\text{m}/0.18 \mu\text{m}$, 辐照偏置为 ON 偏置, 棚极电压为 $3.6 \text{ V}/2 \text{ V}(1.1 V_{dd})$, 漏极、源极和衬底接地。器件辐照实验用中科院上海应用物理研究所 $^{60}\text{Co}\gamma$ 射线。实验器件典型转移特性曲线随总剂量变化关系如图 4 所示。



(a)




图 4 实验器件典型转移特性曲线随总剂量变化关系

如图 4 所示, 3.3 V NMOS 晶体管, 其在 $50 \text{ krad}(\text{Si})$ 剂量点时关态漏电流已经达到了 10^{-9} 量级, 当总剂量累积到 $500 \text{ krad}(\text{Si})$ 时, 其关态漏电流已经明显增加, 达到了 10^{-5} 量级; 1.8 V NMOS 晶体管在 $100 \text{ krad}(\text{Si})$ 剂量点时漏电流都没有发生明显变化, 当总剂量累积到 $500 \text{ krad}(\text{Si})$ 时, 其关态漏电流达到了 10^{-6} 量级。以上结论与其他单位研究所得结论相一致, 其结果代表了标准商用 $0.18 \mu\text{m}$ 工艺器件的抗总剂量辐射能力。

对标准商用 $0.18 \mu\text{m}$ 工艺电路进行了电离总剂量辐照试验, V_{dd1} 表示 3.3 V 电源, V_{dd2} 表示 1.8 V 电源, 其辐照情况见表 2。

表 2 国内商用 $0.18\text{ }\mu\text{m}$ 工艺电路总剂量静态电流随总剂量变化表
50 rad(Si)/s 静态偏置 100 k

50 rad(Si)/s	2-4		2-5		2-6	
特性	pre	100 k	pre	100 k	pre	100 k
V_{DD1} 在 0 MHz 静态电流	0.23	18.6	0.22	7.51	0.24	42.1
V_{DD2} 在 0 MHz 静态电流	0.67	1.42	1.24	1.31	0.99	0.73
V_{DD1} 在 50 MHz 静态电流	4.31	22.7	4.29	11.5	4.34	46.14
V_{DD2} 在 50 MHz 静态电流	1.91	2.64	1.87	2.13	1.66	1.20
50 rad(Si)/s 静态偏置 150 k 后 100 °C, 168 h 退火						
50 rad(Si)/s	2-1		2-2		2-3	
特性	pre	150 k	pre	150 k	pre	150 k
V_{DD} 10 MHz 静态电流	0.21	0.30	0.23	0.30	0.25	0.34
V_{DD} 20 MHz 静态电流	0.76	1.57	1.08	1.16	1.34	0.95
V_{DD} 150 MHz 静态电流	4.33	4.41	4.32	4.39	4.32	4.40
V_{DD} 250 MHz 静态电流	1.64	2.27	1.62	1.65	1.77	2.19

从上述结果可以看出, 剂量率为 50 rad(Si)/s 的情况下, 100 krad(Si)辐照后静态电流发生明显增大的现象, 超过了规范要求, 如图 5 所示的 EMMI 测试发现漏电在 NMOS 晶体管处。增加 50% 总剂量辐照后, 进行 100 °C 168 h 退火, 其退火后电路静态电流下降到正常水平, 说明该工艺无法确保电路在高剂量率辐射情况下的抗总剂量辐射性能。



图 5 商用电路总剂量辐照后 EMMI 测试图

5 讨论

对于 MOS 集成电路, 特别是大规模、超大规模集成电路, MOSFET 间的隔离通常靠高阈值的场区, 其氧化层较厚。但是在电离辐射环境下, 辐射损伤与 SiO_2 层的厚度成正比, 因此场氧化层在经过电离辐射后, 将产生更多的正电荷积累。随着器件特征尺寸的减小, STI 隔离已经逐步替代了 LOCOS 隔离, 然而总剂量辐射损伤导致的 STI 隔离失效依然存在, 如图 6 所示。

STI 侧壁 SiO_2 与 Si 界面处的正电荷积累将会导致 STI/衬底界面处的 P 型硅发生反型, 从而形成漏电通道。根据图 7 所示, 在 STI 隔离结构中, 至少存在 3

条漏电通道, 图 7(a)是单个器件侧墙的漏电通道, 它将导致亚阈区漏电电流的增加; 图 7(b)是 NMOS 的源/漏区通过 STI 隔离与另一个 NMOS 漏/源区的泄漏电流; 图 7(c)是 NMOS 的源/漏区与 N 阵之间通过 STI 隔离形成漏电流。




图 6 STI 隔离总剂量损伤示意图

6 结论

目前国内标准 $0.18\text{ }\mu\text{m}$ 工艺的 MOSFET 晶体管栅氧化层对总剂量辐射效应不敏感, STI 场区抗总剂量能力非常薄弱, 3.3 V 的端口器件更是如此, 器件失效的主要原因来源于 STI 场区边缘漏电。电路总剂量辐照实验结果也表现出 3.3 V 端口电源静态电流显著增加, 因此, 研制满足 100 krad(Si)的抗辐射电路, 需要开发 STI 场区总剂量加固技术。

参考文献:

- [1] Schwank J R, Shaneyfelt M R, Fleetwood D M, Felix J A, Dodd P E, Paillet P, Ferlet-Cavrois V. Radiation Effects in Mos Oxides [J]. IEEE Trans.on Nuclear Science, 2008, 55 (4):1833-1853.
- [2] 何宝平, 陈伟, 王桂珍. CMOS 器件 ${}^{60}\text{Co}\gamma$ 射线、电子和质子电离辐射损伤比较 [J]. 物理学报, 2006, 55 (7): 3546-3551.




图 7 STI 隔离中漏电通道示意图

[3] 李冬梅, 王志华, 皇甫丽英, 勾秋静, 雷有华, 李国林.

NMOS 晶体管高剂量率下总剂量辐照特性研究 [J]. 电子器件, 2007, 30(3):748-751.

[4] Schwank J R, Winokur P S, McWhorter P J, Sexton F W, Dressendorfer P V, Turpin D C. Physical mechanisms contributing to device 'rebound' [J]. IEEE Trans on Nuclear Science, 1984, 31: 1434-1438.

[5] P E Dodd, M R Shaneyfelt, J R Schwank, et al. Future Changes in radiation Effects [C]. 10th European Conference on radiation Effects on Components and Systems, 2009.

[6] 刘张李, 胡志远, 张正选, 邵华, 宁冰旭, 毕大炜, 陈明, 邹世昌. 0.18 μm MOSFET 器件的总剂量辐照效应 [J]. 物理

学报, ActaPhys Sin, 2011, 60(11).

[7] 吴雪, 陆妩, 王信, 席善斌, 郭旗, 李豫东. 0.18 μm 窄沟 NMOS 晶体管总剂量效应研究 [J]. 物理学报, ActaPhys Sin, 2013, 62(13).

作者简介:



寇春梅 (1980—), 女, 河北衡水人, 2002 年毕业于四川大学微电子学专业, 2011 年北京大学软件工程硕士毕业, 主要研究方向为微电子制造技术。

信 息 报 道

氮化镓/硅功率电子元件晶圆温度的精确测量

硅基氮化镓 (GaN/Si) 元件的制作工艺中, 金属氧化物化学气相沉积 (MOCVD) 过程的温度测量难度较高。理论上, 传统红外线高温计可以满足要求, 硅基可以吸收整个沉积生长相关温度范围内的全部红外线。然而在工业应用中, 反馈控制和统计过程控制 (SPC) 精度都会受到一种人为因素的影响。

来自马格德堡 (Otto-von-Guericke University of Magdeburg) 的研究团队此前一直在寻求解决方案。研究发现, 无论红外线高温计的性能多么强大, 振荡总会产生。原因在于两种现象复杂的相互作用: 一方面, 红外透明氮化镓 / 氮化铝镓应力层与缺陷缓冲层叠; 另一方面硅基晶圆发出的热红外辐射穿过沉淀生长结构。为此, 他们采用了一种波长在 Si/Al- GaN/GaN/LT-AlGaN/GaN 结构复合缓冲层不可见范围的高温计。这种 LayTex's UV Pyro 400 高温计于多年前开发, 用于 LED 工业蓝宝石生长氮化镓。

在氮化镓生长过程中, UV 高温计给出的晶圆温度信号

非常稳定且无振荡。氮化镓 / 氮化镓晶圆对比测试显示, 红外线高温计和 Pyro 400 校准良好, 在理想平整光滑氮化镓 / 氮化镓晶圆表面测得的温度都是相同的。UV 高温计显示, 硅基氮化镓样品晶圆的真实氮化镓层表面温度比基本平坦的氮化镓 / 氮化镓晶圆要低 ~5 K, 这是因为 EpiCurveTT 测量的硅样品有 ~100 km^{-1} 的翘曲。

另外, 红外线高温计的剩余振荡信号并非影响最大的人为因素。硅基氮化镓缓冲层内部的红外线热辐射会导致温度信号额外下降约 15(!)K, 原因在于硅基热红外辐射穿过有严重缺陷的硅基氮化镓界面时会出现强度损失。氮化镓层的 Fabry-Perot 共振所造成的内部杂散光损失, 也会导致红外温度信号震荡。

有关温度震荡根本原因分析的论文将于今年发表。

(翻译: 李星悦, 审校: 张礼怿, 赵博)

来源: <http://www.compoundsemiconductornet/article/98840-accurate-wafer-temperature-for-gansi-power-electronics.html>