封装、组装与测试 栏目所有文章列表

(按年度、期号倒序)     一年内发表的文章 |  两年内 |  三年内 |  全部 Please wait a minute... 全选： 导出引用 EndNote Ris BibTeX Select 基于SVR数据驱动模型的SiC功率器件关键互连结构热疲劳寿命预测研究* 于鹏举, 代岩伟, 秦飞 DOI: 10.16257/j.cnki.1681-1070.2024.0162 摘要 （111）      PDF （3767KB）（104）    可视化    烧结纳米银的互连可靠性对于SiC模块至关重要。随着人工智能与封装可靠性领域的交叉研究不断深入，发展基于数据驱动的互连可靠性评价方法已经成为该领域研究的前沿问题之一。以典型SiC互连结构为研究对象，将热疲劳寿命作为评价指标，通过综合研究芯片尺寸、烧结纳米银层尺寸和力学参数等关键因素，构建了基于支持向量回归（SVR）模型的烧结纳米银热疲劳寿命数据驱动预测模型，并对所提出的数据驱动模型进行综合量化考察和验证。通过研究关键互连参数的相关性矩阵，发现增加烧结银层厚度可以提高互连结构的寿命，而烧结银层弹性模量和SiC芯片厚度对互连可靠性有不利影响，该研究结果可用于指导SiC互连层的优化设计。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第12期 pp. 120201 Select 有效减小FOPLP中芯片偏移量的方法 刘吉康 DOI: 10.16257/j.cnki.1681-1070.2024.0170 摘要 （74）      PDF （2012KB）（76）    可视化    塑封制程中的芯片偏移量一直是板级扇出型封装（FOPLP）技术面临的巨大挑战。在介绍现有FOPLP技术工艺的基础上，通过分析塑封制程中产生芯片偏移量的原因，借鉴华天科技的嵌入式硅基扇出（eSiFO）封装技术，提出了3种能有效减小FOPLP中芯片偏移量的方法，即凹槽型塑封结构方法、贯穿型塑封结构方法和光阻围堰型封装结构方法。凹槽型和贯穿型塑封结构方法通过制备带凹槽或贯穿结构的板级塑封样品，将芯片粘贴在凹槽结构或贯穿结构内，再配合真空压膜工艺来达到减小FOPLP中芯片偏移量的目的。光阻围堰型封装结构方法利用光阻在承载板上形成光阻围堰结构，将芯片粘贴在光阻围堰结构内，以达到减小FOPLP中芯片偏移量的目的。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第12期 pp. 120202 Select 基于田口法的高热可靠性DFN封装最优结构参数仿真研究* 庞瑞阳,吴洁,王磊,邢卫兵,蔡志匡 DOI: 10.16257/j.cnki.1681-1070.2024.0171 摘要 （66）      PDF （1823KB）（57）    可视化    随着电子技术的不断发展，芯片越来越向系统级封装方向发展，封装行业迎来了新的挑战和机遇。封装能为芯片提供机械支撑、电气连接与散热，因此其可靠性研究备受关注。双平面无铅（DFN）封装是一种无引线的表面贴装封装技术，不合理的材料组合或结构设计会导致翘曲或应力集中现象，直接影响封装体的共面度及可靠性，引发芯片断裂、焊接分层等问题。针对典型DFN封装结构，采用有限元仿真分析方法，研究特定封装产品在回流焊后以及热循环载荷下关键部位的翘曲和应力。采用田口法对DFN封装设计参数进行评估与优化，获取最优结构参数组合，将其与实际产品仿真结果进行对比，验证了仿真模型的合理性，为高可靠性DFN封装的实际生产提供了理论指导。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第12期 pp. 120203 Select 嵌入合金框架的扇出型板级封装结构及其翘曲仿真分析* 余胜涛，笪贤豪，何伟伟，彭琳峰，王文哲，杨冠南，崔成强 DOI: 10.16257/j.cnki.1681-1070.2024.0156 摘要 （97）      PDF （2305KB）（122）    可视化    扇出型板级封装（FOPLP）依靠其小线宽/线距、高集成度、小尺寸等优势，从封装角度形成集成电路的优解，实现摩尔定律的延续。针对FOPLP的大尺寸带来的翘曲及可靠性问题，提出在封装载板内嵌入TC4钛合金框架，研究TC4钛合金框架的尺寸参数对翘曲的影响。采用有限元仿真分析方法评估了TC4钛合金框架的长度、宽度及厚度对封装翘曲的影响。随着TC4钛合金框架尺寸参数的增大，封装翘曲均有所降低。此外，利用正交分析实验分析了尺寸参数对翘曲的交互效应，得到了关键参数的最佳窗口。利用阴影云纹法测量产品，得到的翘曲结果与仿真结果展现出较好的一致性。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第11期 pp. 110201 Select 抗辐照电源监控电路的极限评估试验研究 文科，文闻，钟昂，余航，罗俊 DOI: 10.16257/j.cnki.1681-1070.2024.0157 摘要 （56）      PDF （1244KB）（51）    可视化    基于国内某款抗辐照电源监控电路开展了极限评估研究，分析该款产品的详细规范、核心参数、极限判据等内容。通过设计步进应力试验、寿命试验、辐照试验等，评估电路在电、热、机械等应力下的极限能力和失效模式，并对极限评估的方案有效性进行了验证。试验结果表明，设计的极限评估方案能够有效反映器件在各种极限条件下的性能，通过试验可以查出器件的设计薄弱环节和失效模式，为器件在设计、工艺以及材料方面的优化提供支撑。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第11期 pp. 110202 Select 芯片焊盘加固提升Au-Al键合可靠性研究 王亚飞, 杨鲁东, 吴雷, 李宏 DOI: 10.16257/j.cnki.1681-1070.2024.0158 摘要 （198）      PDF （1888KB）（158）    可视化    在芯片铝焊盘的表面制备了Cu/Ni/Au凸块对芯片进行焊盘加固，通过焊盘结构的优化解决常规芯片铝焊盘在金丝键合时存在的工艺窗口小和金铝键合长期可靠性的问题。芯片进行焊盘加固后强度大幅度提升，有效避免了键合时击穿焊盘下介质层导致的短路问题。Ni层的存在有效避免了高温贮存时金属间化合物的生长导致的柯肯达尔空洞问题。通过试验证实了焊盘加固能大幅提高引线键合的工艺窗口，在300 ℃、24 h高温贮存试验中焊盘加固后的界面组织保持高度稳定。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第11期 pp. 110203 Select 面向大功率器件散热的金刚石基板微流道仿真研究* 孙浩洋, 姬峰, 张晓宇, 兰梦伟, 李鑫宇, 冯青华, 兰元飞, 王明伟 DOI: 10.16257/j.cnki.1681-1070.2024.0159 摘要 （94）      PDF （2326KB）（137）    可视化    GaN功率器件具有高频率、高功率以及高抗干扰能力等众多优势。GaN功率器件的小型化和高集成化趋势使得器件的散热问题日益凸显。具有高热导率的金刚石成为一种极具竞争力的散热材料，可满足高功率器件的散热需求。采用一种新型多层嵌入式微流道金刚石基板散热技术实现器件的快速散热，分析了散热微流道宽度、歧管微流道数量以及流体流速几个单一因素对器件散热性能的影响，并通过正交试验法探究了不同因素对器件散热性能的影响。结果表明，在99%的置信度下流体流速对散热性能的影响最为显著，散热微流道宽度的影响较为显著，歧管微流道数量的影响不显著。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第11期 pp. 110204 Select  带玻璃绝缘子结构器件气密性与内部水汽含量超标分析 高立, 杨迪, 李旭 DOI: 10.16257/j.cnki.1681-1070.2024.0160 摘要 （82）      PDF （997KB）（104）    可视化    具有空腔结构的器件通过密封试验（俗称检漏）以确定器件封装的气密性。但在实际生产中，即使是密封检测合格的器件在进行内部水汽含量试验时，仍有一定比例的器件被检测出内部存在密封试验的示踪物质。试验结果表明，高温烘烤可以提升检漏的检出率，验证了器件出现密封检测合格、水汽含量不合格的现象是由漏孔的暂时性堵塞造成的。对水汽含量不合格的样品进行染色渗透和剖面制备，发现了外部水汽侵入器件内部的通道，提出了玻璃绝缘子和引线之间没有形成气密过渡层是造成器件漏气的主要原因，为器件的工艺改进提供了方向。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第11期 pp. 110205 Select 大腔体陶瓷封装中平行缝焊的密封可靠性设计 丁荣峥,田爽,肖汉武 DOI: 10.16257/j.cnki.1681-1070.2024.0126 摘要 （186）      PDF （2117KB）（229）    可视化    随着平行缝焊腔体尺寸的增大，尤其在中温共烧陶瓷封装和薄型高温共烧陶瓷封装中，常常存在平行缝焊的密封成品率相对较低和气密性可靠性相对较差的问题。通过分析氧化铝陶瓷封装的密封失效原因，提出优化平行缝焊可伐焊框和盖板的结构设计来提升密封可靠性。以采用FC-CPGA570封装形式的某型DSP电路为例进行仿真和验证，通过降低钎焊残余热应力、增加缓冲结构、采用盖板轻量化设计，实现了很好的密封成品率及好的密封可靠性，为同类产品乃至低温共烧陶瓷封装的气密性设计、可靠性提升提供参考。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第10期 pp. 100201 Select 金丝球键合第二焊点的加固工艺与可靠性研究 骞涤 DOI: 10.16257/j.cnki.1681-1070.2024.0130 摘要 （247）      PDF （1523KB）（174）    可视化    在厚膜电路中，金丝球键合的第二焊点键合区通常由厚膜金层、铝过渡片、镀镍引线组成。键合区材料的粗糙度、缺陷尺寸及硬度等方面存在差异，对键合设备的输出精度、劈刀形貌和键合参数提出了更高要求。第二焊点采用楔形鱼尾焊工艺，容易存在脱焊、拉力强度不足的问题。因此，采用键合球在焊线上（BBOS）、补短线等工艺加固第二焊点。通过静力学分析、随机振动分析等有限元仿真方法，结合可靠性实验对不同工艺条件下的第二焊点进行分析对比，结果表明，BBOS工艺是最优选择。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第10期 pp. 100202 Select 芯粒集成工艺技术发展与挑战* 陈浪,杜建宇,汪琪,张盼,张驰,王玮 DOI: 10.16257/j.cnki.1681-1070.2024.0131 摘要 （216）      PDF （3695KB）（312）    可视化    万物感知、万物互连和万物智能推动集成电路进入新一轮的高速发展期并促进对高性能芯片需求的指数级增长。后摩尔时代，芯片性能的进一步提升面临大面积芯片良率降低、功耗控制难、片内互连密度大以及制造成本高等难题。因此业界开始将原来多功能、高集成度的复杂SoC芯片分割做成单独的芯粒（Chiplet），再通过先进封装工艺集成为集成芯片或微系统产品。对芯粒集成技术特征及模式、发展历史、优缺点进行了梳理与阐述，同时归纳总结了芯粒集成的关键技术挑战，并对未来发展进行了展望。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第10期 pp. 100203 Select 自动贴片工艺可靠性研究 钟贵朝,蒋苗苗,赵明,韩英,张坤,高胜寒 DOI: 10.16257/j.cnki.1681-1070.2024.0135 摘要 （111）      PDF （675KB）（120）    可视化    微波电路中包含芯片等大量元器件，这些元器件绝大部分是通过自动贴片的方式实现装配的。针对自动贴片工艺中贴片压力对黏接可靠性的影响进行实验研究，分析了贴片压力对黏接元件四周的溢胶长度、元件底部导电胶的铺展效果及黏接强度的影响。结果表明，在实验参数范围内，贴片压力越大，黏接元件四周导电胶的溢胶长度越长，底部导电胶的铺展效果越好，黏接强度越大。在实际生产过程中，通过增大自动贴片工艺中的贴片压力，可以保证导电胶的黏接可靠性，从而提高电路整体性能。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第10期 pp. 100204 Select 高算力Chiplet的热管理技术研究进展* 冯剑雨,陈钏,曹立强,王启东,付融 DOI: 10.16257/j.cnki.1681-1070.2024.0140 摘要 （382）      PDF （4221KB）（410）    可视化    随着集成电路尺寸微缩逼近物理极限以及受限于光罩面积，芯粒（Chiplet）技术将成为集成电路发展的关键路径之一，支撑人工智能和高性能计算不断发展。大尺寸、高算力Chiplet面临着热功耗高、热分布不均、热输运困难等挑战，Chiplet热管理已成为后摩尔时代集成电路发展的重大挑战之一。综述了可用于Chiplet热管理的关键技术发展趋势和现状，包含微通道冷却、相变冷却、射流冷却、浸没式冷却、热界面材料（TIM）、热分布不均的解决办法、多物理场耦合的研究等，为推进大尺寸、高算力Chiplet热管理的实际应用提供参考。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第10期 pp. 100205 Select TO型器件内部水汽含量一致性控制 颜添,姚建军,郝勇 DOI: 10.16257/j.cnki.1681-1070.2024.0142 摘要 （99）      PDF （674KB）（114）    可视化    采用铅锡银焊料烧结的TO型器件在相同平行缝焊工艺下的内部水汽含量一致性出现了差异，部分器件的水汽含量甚至超标。筛选后的器件腔体内存在氢气和氧气，气体在反偏或老炼等高温条件下发生了化学反应，生成了水汽，从而导致水汽含量超标。通过对外壳和盖板进行脱氢处理，可以大幅度降低密封后腔体内氢气释放量，减少水汽的生成，达到提高TO型器件内部水汽含量一致性的目的。该方法可以为采用铅锡银等焊料烧结的TO型器件内部水汽含量控制提供一种技术途径。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第10期 pp. 100206 Select 基于ATE的可编程SiP器件测试 李鹏,白艳放,郑松海,赵娜,刘颖 DOI: 10.16257/j.cnki.1681-1070.2024.0146 摘要 （90）      PDF （1688KB）（82）    可视化    分析了SiP器件内部数字芯片FPGA和模拟芯片ADC/DAC的主要电气参数及性能参数，明确了SiP器件的测试内容和方法。使用Altium Designer软件设计SiP6117M信号处理器专用测试板，结合测试需求、测试流程以及芯片具体参数提出设计目标，完成原理图设计、PCB设计、制板和调试工作。基于UltraFlex测试机台和设计完成的测试板搭建SiP6117M模块的测试平台，运用Verilog语言编写FPGA配置程序及测试程序，并通过JTAG接口对FPGA进行配置。开发UltraFlex测试程序对测试过程进行控制，实现了对SiP器件主要功能和性能参数的测试。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第10期 pp. 100207 Select 磁性存储器陶瓷封装磁屏蔽设计与抗磁场干扰测试 赵桂林,郭永强,叶海波,王超,杨霄垒,孙杰杰 DOI: 10.16257/j.cnki.1681-1070.2024.0173 摘要 （74）      PDF （1355KB）（69）    可视化    磁性随机存取存储器（MRAM）通过磁性隧道结（MTJ）作为存储单元来存储信息，通过外加电流产生磁矩改写MTJ的信息，这种工作原理使得MRAM容易受到外部磁场的干扰，限制了MRAM在强磁场等恶劣环境下的应用。使用COMSOL软件进行仿真，设计并制作了磁屏蔽陶瓷外壳，搭建了基于Xilinx VIRTEX4系列FPGA的MRAM抗磁场干扰能力测试平台，进行了MRAM抗磁干扰能力实验。测试结果表明，采用带磁屏蔽结构的陶瓷外壳进行封装极大地降低了MRAM受外界磁场的干扰程度，所测试芯片的抗磁场干扰能力由35 Oe提高到420 Oe。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第10期 pp. 100208 Select 基于Chiplet的三维集成计算与存储架构* 单光宝;凡翔;郑彦文;曹会华 DOI: 10.16257/j.cnki.1681-1070.2024.0112 摘要 （228）      PDF （2730KB）（247）    可视化    5G通信、人工智能、物联网技术的蓬勃发展对计算与存储系统架构提出了更高需求。传统二维计算与存储架构无法满足当下计算密集型应用对延时、带宽和能效的需求。基于Chiplet的三维集成架构可以有效解决传统二维计算与存储系统性能优化面临的诸多瓶颈。回顾了基于Chiplet的计算与存储架构，介绍了单片多核、异构多核及基于Chiplet的三维集成架构，概述了基于Chiplet的主流存储架构与新兴的存算一体架构，并对计算架构与存储架构分别进行了比较与讨论。给出了基于Chiplet的三维集成计算与存储架构设计面临的挑战和未来发展方向。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第9期 pp. 090201 Select 国产G200型LTCC生瓷带应用研究 兰耀海;吕洋;王飞;沐方清;张鹏飞 DOI: 10.16257/j.cnki.1681-1070.2024.0108 摘要 （147）      PDF （1007KB）（109）    可视化    为了推动低温共烧陶瓷（LTCC）生瓷带的国产化进程，同时系统深入地研究国产LTCC生瓷带的工艺加工性能和工程化应用，以进口LTCC浆料和自主研发的G200型LTCC生瓷带为研究对象，采用LTCC工艺制作测试基板，设计一系列应用验证实验方案，测试并研究G200型LTCC生瓷带的印刷精度、尺寸稳定性、烧结收缩率以及浆料共烧匹配性等关键性能。通过优化生瓷带的预热工艺、导体印刷等工艺参数，选择合适的基板放大系数及基板层数，使制作的LTCC基板产品达到实际应用要求。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第9期 pp. 090202 Select 不同设备水汽含量检测比对分析 杨迪;李灿 DOI: 10.16257/j.cnki.1681-1070.2024.0111 摘要 （137）      PDF （815KB）（115）    可视化    介绍了2023年国内9家检测机构对空封陶瓷封装内部水汽含量检测的比对情况。水汽含量检测是反馈电子元器件封装工艺的重要手段，依据GJB548C—2021《微电子器件试验方法和程序》中的方法，通过质谱原理得到以10－6为单位的水汽含量值。近些年，国内检测机构所使用的水汽含量检测设备处于新旧型号的更新迭代中，通过此次的比对数据来识别不同设备对封装内部水汽含量接近检测极限值时的检测差异程度，了解设备的性能状态，以提高机构间检测数据的互认度。制定了检测比对的详细方案，比对结果具有指导性。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第9期 pp. 090203 Select 倒装芯片焊点缺陷无损检测技术 李可;朱逸;顾杰斐;赵新维;宿磊;MichaelPecht DOI: 10.16257/j.cnki.1681-1070.2024.0110 摘要 （239）      PDF （2101KB）（281）    可视化    倒装芯片技术因其高封装密度和高可靠性等优势，已成为微电子封装的主要发展方向。然而，随着倒装芯片焊点尺寸和间距迅速减小，焊点往往容易出现裂纹、空洞、缺球等微缺陷，严重影响芯片性能并导致芯片失效。因此，对倒装芯片进行缺陷检测以提高电子封装的可靠性至关重要。无损检测技术作为工业领域一种重要的缺陷检测手段，已被成功应用于检测焊点缺陷，常用方法包括光学检测、热红外检测、X射线检测、超声检测、振动检测等。分别阐述了以上无损检测方法的原理及其在焊点缺陷检测领域应用的主要成果，并总结了无损检测方法的优缺点。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第9期 pp. 090204 Select Cu/SAC305/Cu焊点界面Ag和Sn扩散差异性研究* 黄哲;郑耀庭;姚尧 DOI: 10.16257/j.cnki.1681-1070.2024.0117 摘要 （174）      PDF （2300KB）（173）    可视化    电子元器件不断向小型化发展，电流密度也随之增大，因此焊点中的电迁移问题日益严重。电迁移现象的本质是元素扩散，为解决该问题并提升焊点的可靠性，必须深入研究焊点中的元素扩散过程。焊点通电时伴随着焦耳热，因此需综合考虑电效应和热效应。为解耦电迁移过程中的电流效应和热效应，分别进行了电流密度为1.04×104A/cm2、温度为120 ℃的通电测试以及120 ℃下的热扩散测试。实验结果显示，两种条件下Cu基体内Ag和Sn扩散行为存在差异，并且观察到了Cu6Sn5金属间化合物（IMC）。从化学亲和力的角度计算发现，Cu-Sn的化学亲和力约为Cu-Ag的4倍，这表明Cu-Sn间更容易发生化学反应，从而阻碍Sn在Cu基体中的扩散。最后，通过分子动力学模拟得出，DAg/DSn比值为2.788~7.386。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第9期 pp. 090205 Select 键合参数对电镀金键合性能的影响* 王世春;沈若尧;任长友;张欣桐;武帅;邓川;王彤;郭可升;刘宏;郝志峰 DOI: 10.16257/j.cnki.1681-1070.2024.0120 摘要 （131）      PDF （961KB）（176）    可视化    采用超声波键合对由无氰电镀金和含氰电镀金制备的封装材料进行金丝键合测试，研究了键合工艺参数（超声功率、超声时间、键合压力）对键合性能的影响。结果表明，采用无氰电镀金液的底材材料硬度高，金丝焊球处发生失效的现象较多，而采用含氰电镀金液的底材材料硬度低，金丝焊球处发生失效的现象较少。对于低硬度的电镀金层，其焊球直径和键合高度都较低，有助于键合金丝和电镀金界面实现更好的融合。超声时间是影响键合性能的主要因素，当超声时间增加至300 ms，金丝焊球不再出现失效，有效解决了键合性能不良的问题。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第9期 pp. 090206 Select 集成电路异构集成封装技术进展 陈祎;岳琨;吕复强;姚大平 DOI: 10.16257/j.cnki.1681-1070.2024.0125 摘要 （360）      PDF （3136KB）（435）    可视化    随着集成电路临界尺寸不断微缩，摩尔定律的持续性受到了越来越大的挑战，这使得不同类型芯片的异构集成技术成为后摩尔时代至关重要的技术趋势。先进封装技术正在经历一场转型，其关注点逐渐从单一器件转向整体系统性能和成本。传统的芯片封装正朝着三维堆叠、多功能集成和混合异构集成的方向发展，以实现集成产品的高度集成、低功耗、微型化和高可靠性等优势。概述了芯片异构集成封装技术的发展轨迹和研究现状，并探讨了面临的技术挑战以及未来的发展趋势。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第9期 pp. 090207 Select 晶上系统:设计、集成及应用 刘冠东;王伟豪;万智泉;段元星;张坤;李洁;戚定定;王传智;李顺斌;邓庆文;张汝云 DOI: 10.16257/j.cnki.1681-1070.2024.0091 摘要 （401）      PDF （3863KB）（247）    可视化    晶上系统（SoW）是近年来兴起的一种晶圆级超大规模集成技术。SoW是在整个晶圆上集成多个同构同质或异构异质的芯粒，并且芯粒相互连接组成具有协同工作能力的晶圆级系统，是后摩尔时代进一步提升系统性能的有效技术方案。总结了SoW技术近年来的主要研究进展，对系统架构、网络拓扑、仿真建模、供电和散热等关键技术进行了介绍，并对SoW技术的发展和应用前景进行了展望。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第8期 pp. 080201 Select 基于晶圆级封装PDK的微带发夹型滤波器设计 孙莹;周立彦;王剑峰;许吉;明雪飞;王波 DOI: 10.16257/j.cnki.1681-1070.2024.0089 摘要 （157）      PDF （1320KB）（59）    可视化    基于中国电子科技集团公司第58研究所的晶圆级封装工艺及其工艺设计套件（PDK），完成了多款通带范围在20~68 GHz的5阶微带发夹型滤波器的设计和优化。首先，根据平行耦合滤波器的基础理论，计算发夹型滤波器的特征尺寸；其次，调用PDK中的衬底和元件模型实现滤波器的快速建模和参数优化；最后，采用多层再布线工艺对设计出的发夹型滤波器进行加工。实测结果和仿真结果具有较高的一致性，验证了该款晶圆级封装PDK的应用价值，能够为无源滤波器集成设计提供新的工具选择。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第8期 pp. 080202 Select 基于STM32H7的ADC静态参数测量系统设计 丁光洲;高宁;徐晴昊;徐忆;李辉 DOI: 10.16257/j.cnki.1681-1070.2024.0086 摘要 （127）      PDF （1000KB）（58）    可视化    国内的数字电源已经成为电源类芯片中不可或缺的产品，其内部反馈控制回路中的模数转换器（ADC）芯片精度直接影响整个电源输出的精度和稳定性。ADC静态参数——积分非线性（INL）与微分非线性（DNL）——是评价ADC精度的重要指标，目前国内针对数字电源中ADC的静态参数测试的设备操作复杂、成本高，缺乏相应的灵活性，因此设计一种低成本、易操作的静态参数测试系统尤为重要。设计了一种基于STM32H7的ADC静态参数测试系统，通过试验验证了测试系统的准确性和可行性。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第8期 pp. 080203 Select 一种蝶形封装多路光收发模块可靠性评价与应用研究 王亚男;张洪伟;王文炎;常明超 DOI: 10.16257/j.cnki.1681-1070.2024.0092 摘要 （76）      PDF （2072KB）（67）    可视化    介绍了1种蝶形气密封装4路并行光收发一体模块的工作原理，针对高可靠应用开展了可靠性评价方法研究。通过评价光模块的平均发射光功率、消光比、接收灵敏度的温度特性，以及接收灵敏度与传输速率的关系等特性，结合寿命考核及应用适应性评价得出了该模块应用的边界条件，并研究了满足高可靠应用的高速数据传输的典型应用方法，提供了典型的应用电路设计、控制程序设计以及模块装联方式，为高可靠应用系统的大容量高速数据传输提供了1种新的方法。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第8期 pp. 080204 Select 铝焊盘镀钯铜丝多焊球脱焊失效的电化学评价 徐艳博;王志杰;刘美;孙志美;牛继勇 DOI: 10.16257/j.cnki.1681-1070.2022.0093 摘要 （91）      PDF （1942KB）（91）    可视化    研究铝焊盘的镀钯铜丝（PCC）焊点的多焊球脱焊（MLB）失效过程，对提高产品的可靠性至关重要。利用电化学方法测定了在不同氯离子浓度、pH值和铜暴露面积等条件下电极的腐蚀电流，以表征铝及其金属间化合物（IMC）的腐蚀速率。结果表明，氯离子可以改变阳极极化率，从而影响腐蚀电流；pH值的变化可以改变阴极极化率，从而影响腐蚀电流。钯作为铜丝的保护层，在镀层分布不均或参数选择不当的条件下，与暴露的铜表面形成腐蚀电偶，导致铝及其IMC成为牺牲阳极并被腐蚀。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第8期 pp. 080205 Select PBGA焊点形态对疲劳寿命的影响* 张威;刘坤鹏;张沄渲;于沐瀛;王尚;田艳红 DOI: 10.16257/j.cnki.1681-1070.2024.0095 摘要 （108）      PDF （1845KB）（109）    可视化    通过Surface Evolver软件预测了塑料球栅阵列（PBGA）焊点形态，将焊点形态结果导入Ansys软件中进行-55~125 ℃热循环仿真实验，通过Coffin-Masson模型预测焊点寿命。选取焊点钎料量、焊点高度、下焊盘直径作为影响焊点寿命的主要因素进行了3因素3水平正交实验，通过均值响应分析得到了影响凸点寿命的最敏感因素及最优形态尺寸组合。结果表明对焊点寿命影响最大的因素为下焊盘半径，其次是钎料量，最后是焊点高度，且上下等大的焊盘具有较好的可靠性。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第8期 pp. 080206 Select 混合集成电路元器件的黏接渗胶问题研究 韩文静;冯春苗;刘发;袁海 DOI: 10.16257/j.cnki.1681-1070.2024.0100 摘要 （81）      PDF （964KB）（67）    可视化    混合集成电路通过黏接剂实现元器件与基板的连接。但该过程中存在渗胶问题，即黏接剂中的相关组分溢流至引线框架的键合区，导致键合丝的键合强度下降或无法键合，从而引起电路连接问题。研究厚膜多层基板和白陶瓷基板在黏接工艺中的渗胶问题，揭示了渗胶现象与残留在气相清洗液中的助焊剂之间的关联规律，并提出了1种能够有效改善黏接剂渗胶程度的工艺措施，进而解决混合集成电路黏接工艺的渗胶问题。 参考文献 | 相关文章 | 多维度评价 2024年第24卷第8期 pp. 080207 跳至 页 第1页 共16页 共464条记录 首页 上一页 下一页 尾页