“集成电路测试与可靠性”专题 栏目所有文章列表

(按年度、期号倒序)     一年内发表的文章 |  两年内 |  三年内 |  全部 Please wait a minute... 全选： 导出引用 EndNote Ris BibTeX Select 基于非牛顿流体的AuSn20密封空洞分析* 赵鹤然, 李俐莹, 陈明祥 DOI: 10.16257/j.cnki.1681-1070.2021.1210 摘要 （249）      PDF （1893KB）（407）    可视化    金锡熔封是一种典型的气密密封方式，广泛应用于高可靠集成电路工艺中。根据SJ 21455-2018《集成电路陶瓷封装合金烧结密封工艺技术要求》中的两种夹持方式，通过结构力学仿真计算得到了熔封过程中外壳、盖板的应力应变情况。基于非牛顿流体流变特性和宾汉本构方程，采用流固耦合有限元仿真，得到两种夹持方式下熔融焊料的流动速度和流向流淌趋势，阐述了四角空洞的一种形成机理。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第12期 pp. 120101 Select 气体传感器模块的失效分析及解决对策* 王彬, 孙运涛, 司耸涛 DOI: 10.16257/j.cnki.1681-1070.2021.1209 摘要 （214）      PDF （1946KB）（237）    可视化    某气体传感器模块采用CKS32F030F4P6作为主控芯片，模块在生产中出现故障，不良率为50%，故障表现为在开启激光管的过程中传感器模块出现死机现象，无法继续执行指令。经分析是激光管开启过程中的电流过大，造成CKS32F030F4P6内部的电源模块输出电压过大，超出内部工作区域的正常工作电压。Flash读写操作时发生错误，最终导致系统进入HardFault。针对该问题，分别从硬件和软件方面给出了解决方案，有效解决了产品失效问题。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第12期 pp. 120102 Select 运算放大器运放环模块测试研究 吴丹, 段春阳, 李玉玲 DOI: 10.16257/j.cnki.1681-1070.2021.1204 摘要 （210）      PDF （2341KB）（324）    可视化    运算放大器是模拟电路中最重要的单元电路。随着集成电路小型化的发展，运算放大器的测试变得越来越复杂。自动测试系统的运放环模块能够提供高精度的测试资源，并可引出到被测器件接口独立使用,使测试电路的设计更加简单。根据运算放大器参数的物理意义及其测试原理方法，控制运放环模块内部的开关和继电器搭建相应测试电路，可以对运算放大器各参数进行精确、自动测试。实际测试结果表明，该方法能够保证运算放大器的输入失调电压、输出摆幅、开环电压增益、电源电压抑制比及共模抑制比参数测试的准确性。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第12期 pp. 120103 Select 电动车控制器中MCU失效分析及整改措施 孙运涛, 王彬, 王云飞, 虞勇坚 DOI: 10.16257/j.cnki.1681-1070.2021.1213 摘要 （690）      PDF （3534KB）（360）    可视化    目前32位微控制器（MCU）在各个领域应用广泛。因其强大的运算能力，几乎占据了电动自行车控制器应用领域主控芯片70%以上的份额。针对某型号电动自行车控制器产品发生的失效现象，从终端应用场景出发，结合电动自行车控制器原理对失效芯片进行了分析。确认了电动自行车控制器的失效原因、MCU的失效机理，并进行了复现比对。并对电动自行车控制器设计上的缺陷进行了改善，有效提高了电动自行车控制器的可靠性和成品率。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第12期 pp. 120104 Select 热插拔损伤电路的失效分析及整改* 高嘉平, 王彬, 司耸涛, 虞勇坚 DOI: 10.16257/j.cnki.1681-1070.2021.1201 摘要 （286）      PDF （1685KB）（441）    可视化    对3100块板卡进行测试，其中2653块出现问题，不良率达到了86.6%，故障板卡上机后不能正常运行，且出现了供电电源短路的现象。对故障板卡进行技术分析之后发现，MCU有管脚被异常电压、电流击穿，导致管脚对地端、对电源端短路。客户在使用设计时对出现该问题的管脚未做任何相应的热插拔防护。根据客户板卡的实际应用情况，对该款板卡出现问题的管脚线路增加瞬态二极管（Transient Voltage Suppressor, TVS），减小浪涌冲击，使量产良率达到合格标准。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第12期 pp. 120105 Select 基于数据分析科学降低芯片测试成本* 王彬, 刘伟, 周成 DOI: 10.16257/j.cnki.1681-1070.2021.1211 摘要 （253）      PDF （736KB）（236）    可视化    随着集成电路的快速发展和工业物联网时代的逐渐到来，高性能、高可靠性的芯片制造成本越来越高。为保证芯片高质量生产，芯片的测试参数需要全覆盖，导致芯片测试所需的时间较长，成本较高。为降低芯片测试的成本，从数据分析的角度出发，就如何在保证产品质量的前提下科学降低芯片测试的时间和成本进行了研究。通过对实际测试数据的统计分析，表明所提方法可有效降低芯片测试的时间和成本。 参考文献 | 相关文章 | 多维度评价 2021年第21卷第12期 pp. 120106