一种应用于DDR的低抖动锁相环设计

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

导航

一种应用于DDR的低抖动锁相环设计

华佳强,李野

Design of Low-Jitter Phase-Locked Loop Applied to DDR

HUA Jiaqiang, LI Ye

电子与封装 . 2024, (5): 50305 . DOI: 10.16257/j.cnki.1681-1070.2024.0065