摘要： 基于FIR算法在数字信号处理系统中的重要性以及当前对于高性能实时处理的需求，在一款可重构专用处理器平台上实现了FIR算法的并行化。并且对传统的直接型乘累加器进行了改进，提出了一种效率更高、延时更低的乘累加器，提高了FIR算法的性能。实验结果表明，设计的并行FIR滤波器误差在10-8量级，对大于1 k点的FIR运算并行化效率达95%以上，加速比达3.85以上。
中图分类号:
顾志威，李 丽，傅传张，傅玉祥，李 伟. FIR算法在可重构专用处理器中的并行化实现*[J]. 电子与封装, 2016, 16(8):
14 -18.
GU Zhiwei，LI Li，FU Chuanzhang，FU Yuxiang，LI Wei. Parallel FIR Filter Based on Reconfigurable Processor[J]. Electronics & Packaging, 2016, 16(8):
14 -18.
