中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

导航

电子与封装 ›› 2017, Vol. 17 ›› Issue (6): 19 -22. doi: 10.16257/j.cnki.1681-1070.2017.0069

• 电路设计 • 上一篇    下一篇

基于零极点追踪的高稳定性片内LDO电路设计

曹正州1,江 燕1,张旭东2,谢文虎1   

  1. 1.中国电子科技集团公司第 58 研究所,江苏 无锡 214072;2.无锡中微亿芯有限公司,江苏 无锡 214072
  • 收稿日期:2017-03-01 出版日期:2017-06-20 发布日期:2017-06-20
  • 作者简介:曹正州(1982—),男,江苏盐城人,苏州大学微电子学本科毕业,现在中国电科第 58 所从事 FPGA 芯片设计工作。

Design of a Highly Stable Chip-in LDO Circuit Based on Pole-Zero Tracking Frequency Compensation

CAO Zhengzhou1,JIANG Yan1,ZHANG Xudong2,XIE Wenhu1   

  1. 1.China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214072,China; 2.East Technologies,Inc,Wuxi 214072,China
  • Received:2017-03-01 Online:2017-06-20 Published:2017-06-20

摘要: 设计了一款无需片外电容的 LDO 电路,根据负载不断变化的问题,设计了零极点跟踪补偿电路,使产生的零点有效补偿电路的极点,保证了 LDO 环路的稳定性。基于 TSMC 0.18 μm Flash 工艺完成电路和版图的设计以及流片。电路仿真以及实测结果表明在无片外电容的情况下,环路的相位裕度能够达到 78.9°,达到高稳定的需求,最大负载电流能够达到 100 mA,负载调整率为 0.2 mV/mA。

关键词: 零极点跟踪, 低压差线性稳压器, 环路稳定性, 无片外电容

Abstract: In the paper,a LDO circuitwithoutexternalcapacitoris designed.According to the constantchange of load,the zero-pole tracking compensation circuit is designed to make the zero effectively compensate the circuitpole and to ensure the stability ofthe LDO loop.Based on TSMC 0.18 μm flash process,the circuitand layout design and tape-out is completed.The circuit simulation and test results show that in the absence of externalcapacitorcase,the loop phase margin can reach 78.9°,which achieves high stability requirements.The maximum load currentcan reach 100 mA,and the load regulation rate is0.2 mV/mA.

Key words: pole-zero tracking, low dropoutregulator, loop gain stability, no off-chip capacitor

中图分类号: