中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

导航

电子与封装 ›› 2018, Vol. 18 ›› Issue (4): 30 -32. doi: 10.16257/j.cnki.1681-1070.2018.0043

• 电路设计 • 上一篇    下一篇

一种快速验证FPGA互连线连接正确性的方法

范继聪1,惠 锋2,徐彦峰1,胡 凯1   

  1. 1.中国电子科技集团公司第五十八研究所,江苏无锡 214072;2.无锡中微亿芯有限公司,江苏无锡 214072
  • 收稿日期:2017-12-01 出版日期:2018-04-24 发布日期:2018-04-24
  • 作者简介:范继聪(1988—),男,山东菏泽人,2013年毕业于安徽大学,工程师,现就职于中国电子科技集团公司第五十八研究所,主要研究方向为FPGA架构及内部模块的设计。

A Fast Method to Verify the Correctness of FPGA Interconnect Connection

FAN Jicong1,HUI Feng2,XU Yanfeng1,HU Kai1   

  1. 1.China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214072,China;2.East Technologies Inc.,Wuxi 214072,China
  • Received:2017-12-01 Online:2018-04-24 Published:2018-04-24

摘要: 随着FPGA规模的不断增大,互联线验证变得越来越困难。传统互连线验证采用功能仿真的方法,具有仿真速度慢、覆盖率低等不足。基于互连网络比对,设计了一种快速验证FPGA互连线连接正确性的方法。相对于功能仿真验证,该方法可以快速完成FPGA互连线连接正确性的验证,覆盖率高达100%,在保证互连正确的前提下,极大地缩短了设计时间。

关键词: FPGA, 互连线, 覆盖率

Abstract: With the aggrandizement scale of FPGA,interconnect verification becomes more and more difficult.The traditional method of interconnection verification using functional simulation which with slow speed,low coverage and other deficiencies.This paper based on the interconnection network comparison designed a fast method to verify the correctness of FPGA interconnect connection.Compared with the functional simulation verification,this method can quickly verify the correct connection of FPGA interconnects with the coverage up to100%,which greatly shortens the design time under the premise of ensuring the correct interconnection.

Key words: FPGA, interconnect, coverage

中图分类号: