中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

导航

电子与封装 ›› 2016, Vol. 16 ›› Issue (10): 32 -35. doi: 10.16257/j.cnki.1681-1070.2016.0118

• 电路设计 • 上一篇    下一篇

千万门级FPGA装箱实现及验证

胡凯1,董志丹2,惠锋2,李卿2,董宜平1   

  1. 1.中国电子科技集团公司第58研究所,江苏无锡214072; 2.无锡中微亿芯有限公司,江苏无锡214072
  • 收稿日期:2016-06-03 出版日期:2016-10-20 发布日期:2016-10-20
  • 作者简介:胡  凯(1984—),男,江苏常州人,东南大学电子科学与技术专业本科毕业,工程师,从事集成电路设计工作,在FPGA(可编程逻辑门阵列)技术领域有丰富经验。

Packing Implementation and Verification for 10M-gate FPGA

HU Kai1,DONG Zhidan2,HUI Feng2,LI Qing2,DONG Yiping1   

  1. 1.China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214072,China; 2.East Technologies,Inc,Wuxi 214072,China
  • Received:2016-06-03 Online:2016-10-20 Published:2016-10-20

摘要: 装箱是FPGA工具设计流程中关键的一步,是综合、工艺映射和布局的桥梁,在很大程度上影响了电路的速度和功耗。基于千万门级FPGA xc5vlx20tff323-2器件,对XST综合工具综合后的网表进行装箱,并把装箱结果转换为XDL格式文件,使用Xilinx工具验证其正确性。

关键词: FPGA, 装箱, 验证

Abstract: Packing is a key step in the FPGA tool flow that straddles the boundaries between synthesis,technology mapping and placement,and that greatly influences circuit speed,density,and power consumption. In the paper,xc5vlx20tff323-2 device,a 10M-gate FPGA,is described in detail covering the packing of the net list synthesized by XST tool,conversion to XDL file and verification by Xilinx tools.

Key words: FPGA, packing, verification

中图分类号: