基于Virtex 4 FPGA的全覆盖二倍线内建自测试

doi:10.16257/j.cnki.1681-1070.2017.0005

电子与封装 ›› 2017, Vol. 17 ›› Issue (1): 19 -23. doi: 10.16257/j.cnki.1681-1070.2017.0005

基于Virtex 4 FPGA的全覆盖二倍线内建自测试

董宜平，谢文虎，李　光

中国电子科技集团公司第 58 研究所，江苏无锡 214035

出版日期:2017-01-15 发布日期:2020-04-17
作者简介:董宜平（1983—），男，2006年东南大学电子工程学院学士毕业，2011年日本早稻田大学理工学院系统大规模集成电路专业工学博士，研究方向为基于FPGA的高性能片上网络NoC研究，2012年4月至2014年7月任职于日本日立制作所研究开发中心，从事高精度扫描电子显微镜FPGA控制基板的研究，2014年8月起任职于中国电子科技集团公司第58研究所，从事自主高性能大规模FPGA芯片的研发工作。
基金资助:
江苏省自然基金青年基金(BK20160202)

A Full-Coverage Double-line BIST Method for Vertex 4 FPGA

DONG Yiping, XIE Wenhu, LI Guang

China Electronic Technology Group Corporation No.58 Research Institute, Wuxi 214035, China

Online:2017-01-15 Published:2020-04-17

摘要/Abstract

摘要： 随着集成电路技术的发展,高集成度和高复杂度的器件不断出现,大规模集成电路的测试技术成为重要的研究方向。自建内测试方法是一种有效的系统级大规模集成电路FPGA测试方法。提出了一种基于Xilinx公司Virtex-4(V4)系列芯片全覆盖的FPGA二倍线内建自测试方法,该方法采用脚本生成Xilinx设计语言(XDL),对V4芯片二倍线进行全局布线,然后进行FPGA配置,施加测试向量,从而对固定故障或者桥接故障进行测试。同时给出了基于XC4VLX100芯片的实际测试结果,验证了该测试方法的正确性。

关键词: XDL, 内建自测试, 测试向量, 全局布线, 二倍线

Abstract: The rapid development of Integrated circuit has been increasingly bring about highly integrated and complicated device. The test technology is becoming more and more important. Built in selfttest(BIST) is an effective system-level test method for FPGA. A BIST method based on Vertex 4 for full coverage of FPGA double lines is presented in this paper. At first, XDL language written in script is used for global routing of V4 double lines. Then FPGA for test is configured, and test vector is added. The stuck and bridge fault then can be diagnosed according to the output. Then at the end the test result of XC4VLX100 is given.

Key words: XDL, BIST, test vector, global routing, double lines

中图分类号:

TN407

董宜平，谢文虎，李　光. 基于Virtex 4 FPGA的全覆盖二倍线内建自测试[J]. 电子与封装, 2017, 17(1): 19 -23.

DONG Yiping, XIE Wenhu, LI Guang. A Full-Coverage Double-line BIST Method for Vertex 4 FPGA[J]. Electronics & Packaging, 2017, 17(1): 19 -23.

参考文献 9

[1]	Christian Beckhoff, Dirk Koch, Jim Torresen. The Xilinx Design Language (XDL):Tutorial andUse Cases[J].
[2]	M Renovell, Y Zorian. Different Experiments in Test Generation for XILINX FPGAs[J]. ITC INTERNATIONAL TEST CONFERENCE, 2000,32(2): 854-862.
[3]	Mehdi BaradaranTahoori, SubhasishMitra. Fault Grading FPGA Interconnect Test Configurations[J]. ITC INTERNATIONAL TEST CONFERENCE, 2002, 22(2): 608-617.
[4]	Soft Test Inc.The Fundamentals of Digital Semiconductor Testing[P]. Version 2.03,1999.
[5]	OReilly. Learning Perl 5th Edition[P]. 2008,7.
[6]	http://china.xilinx.com[EB/OL].
[7]	成飞. 基于ATE的FPGA测试[D]. 上海：复旦大学，2011，4.
[8]	王世颖. 基于ATE的百万门级FPGA测试方法的研究[D]. 成都：电子科技大学，2012，2.
[9]	张秀均，陈　诚，孟祥媛. 一种用perl编写 Xilinx的FPGA内建测试向量的方法[J]. 电子与封装，2014，14（3）：18-20.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

基于Virtex 4 FPGA的全覆盖二倍线内建自测试

A Full-Coverage Double-line BIST Method for Vertex 4 FPGA

RichHTML

PDF

可视化

被引次数

摘要/Abstract

引用本文

使用本文

参考文献 9

相关文章 5

编辑推荐

Metrics

本文评价

[1]	冯文星;余山;周萌;柳炯. 基于SSD控制器芯片测试平台转移及测试向量转换的方法[J]. 电子与封装, 2022, 22(5): 50202-.
[2]	张颖,毛志明,陈鑫. 基于静态随机存取存储器型FPGA的测试技术发展^*[J]. 电子与封装, 2021, 21(1): 10204-.
[3]	章慧彬. 测试成本的挑战及对策[J]. 电子与封装, 2018, 18(5): 5-7.
[4]	李光, 谢达, 董宜平, 胡凯. 基于Virtex5的FPGA全覆盖五倍线确定性布线测试[J]. 电子与封装, 2018, 18(5): 15-18.
[5]	董宜平，谢达，宋林峰，周道逵. V4系列FPGA全局时钟缓冲器的内建自测试研究[J]. 电子与封装, 2017, 17(8): 8-12.