200 mm Trench MOSFET 管用硅外延电阻率管控

doi:10.16257/j.cnki.1681-1070.2017.0074

电子与封装 ›› 2017, Vol. 17 ›› Issue (6): 36 -40. doi: 10.16257/j.cnki.1681-1070.2017.0074

200 mm Trench MOSFET 管用硅外延电阻率管控

孙健，刘勇，谭卫东

中国电子科技集团公司第 55 研究所，南京 211111

收稿日期:2017-03-18 出版日期:2017-06-20 发布日期:2017-06-20
作者简介:孙健（1980—），男，江苏泰州人，南京航空航天大学本科毕业，工程师，现在中国电子科技集团公司第 55研究所国盛公司从事硅外延生产质量管理工作。

Control Method of Silicon Epitaxial Resistivity for 200 mm Trench MOSFET

SUN Jian,LIU Yong,TAN Weidong

China Electronics Technology Group Corporation No.55 Research Institute,Nanjing 211111,China

Received:2017-03-18 Online:2017-06-20 Published:2017-06-20

摘要/Abstract

摘要： 200 mm 重掺 As衬底的 MOSFET 外延片在后续芯片制程中，由于还需要经历高温环节（大于 1100 ℃），因此衬底中 As的自掺杂效应将再次出现，从而使外延片边缘区域的电阻率降低明显。在外延过程中，需要将外延片边缘区域的电阻率有意控制略高于中心区域。在控制过程中通过引入Offset（差值）的管理方法，确保外延层边缘 3 mm 区域与中心区域的偏差减小，从而实现片内管芯之间性能一致。

关键词: 自掺杂效应, Offset-chart, 高温烘烤工艺

Abstract: During the fabrication of200 mm MOSFET with Heavily-doped Arsenic,the high-temperature will cause the Arsenic ofsubstrate self-doped again,which may lowerthe resistivity offringe area ofthe EPIwafer. Resistivity of fringe area needs to be a little bithigher than thatof the center area during EPIprocess.With the offset controlling method,the deviation between 3 mm from edge of the EPI wafer and the center area are lowered to maintain performance uniformity within wafer.

Key words: self-doped effect, Offset-chart, H2-baked process

中图分类号:

TN304.054

孙健，刘勇，谭卫东. 200 mm Trench MOSFET 管用硅外延电阻率管控[J]. 电子与封装, 2017, 17(6): 36 -40.

SUN Jian,LIU Yong,TAN Weidong. Control Method of Silicon Epitaxial Resistivity for 200 mm Trench MOSFET[J]. Electronics & Packaging, 2017, 17(6): 36 -40.

参考文献

[1]Su Yan-fen,Liu Ying-kun.Advances in the Developmentof Trench MOSFET[J].Semiconductor Technology,2007,32(4):277-278.
[2]COLLINSHW,PELLYB,HEXFET.Anew powertechnology cutson-resistance,boots ratings[J].Electron Devices,1979, 17(12):36.
[3]UEDAD,TAKAGI H,KANOG.A new vertical power MOSFET Structure with extremely reduced on-resistance[J]. IEEE Trans Electron Devices,1985,32(1):2-6.
[4]苏延芳，刘英坤.Trench MOSFET 的研究与进展[J].半导体技术,2007(4):277-280.
[5]姚丰，何杞鑫，方邵华.一种新型低压功率 MOSFET 结构分析[J].半导体技术，2005，30(11):53-56.
意法半导体发布 2-40 A 1200 V SiC JBS 二极管
意法半导体（以下简称 ST）近期发布了一款 2-40 A 1200 V 的 SiC JBS 二极管，具有高转换率、高回收率、恒温特性，广泛用于碳化硅技术领域。
ST 表示，SiC 二极管工艺线生产的器件具有最佳的正向电压（VF最低），设计人员可通过使用低额定电流和低成本的二极管实现高有效性和可靠性的电路设计。因此，SiC技术有望向对成本更敏感的应用领域突破，例如光伏、工业马达驱动、家用电器和电源适配器等。
与此同时，性能导向型应用对 SiC 的效能、重量、尺寸和热性能都有极高要求。ST 的 SiC JBS 二极管通过低 VF达到效能优势，在蓄电池（OBC）和混动/电动（PHEV/EV）插电式充电桩等汽车设备领域具有竞争力。另一方面，该二极管在通讯、供电、高功率工业化开关电源（SMPS）、电动机、不间断电源（UPS）和大型光伏转换器等领域的电性能表现都非常好。该 SiC JBS 二极管 VF达到最低，还能降低器件工作温度，延长工作寿命。（编译李星悦）
原文链接：http://www.semiconductor-today.com/news_ items/2017/may/st_110517.shtml
新加坡科学技术研究院开发出可用于光学器件批量生产的混合硅激光器
在硅晶圆上生产半导体激光器一直以来是半导体行业的目标，这种制造工艺向来极具挑战性。近日，新加坡科学技术研究院 A*STAR 开发出一种新颖的制造方法，成本低廉、过程简便且可扩展性强。该混合硅激光器将 III-V 族半导体（如砷化镓和磷化铟）的发光特性与当前成熟的硅制造技术完美结合起来，可以将光子和微电子元件集成在单一硅芯片之中，从而获得价格低廉、可大批量生产的光学器件。其应用场景涵盖从近距离数据通信到高速远距离光传输在内的广泛领域。
A*STAR 研究院的 Doris Keh-Ting Ng 及其同事开发了一种生产混合 III-V 半导体和绝缘体上硅光学微腔的方法，大大降低了制造工艺的复杂性，使器件结构更加紧凑。此外，该工作首次使用了一种新型异质核配置和集成制造工艺，将低温 SiO2层间键合与双硬掩模、单光刻图案结合起来。
（编译赵博）
原文链接：http://www.semiconductor-today.com/news_ items/2017/jun/a-star_190617.shtml

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

200 mm Trench MOSFET 管用硅外延电阻率管控

Control Method of Silicon Epitaxial Resistivity for 200 mm Trench MOSFET

RichHTML

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 3

编辑推荐

Metrics

本文评价

[1]	肖健，任凯，袁夫通，徐卫东. 基于离子注入片的单片外延炉温度研究[J]. 电子与封装, 2019, 19(5): 41-44.
[2]	仲张峰, 尤晓杰, 王银海, 邓雪华, 魏建宇, 杨　帆. 低电容TVS用常压外延工艺研究[J]. 电子与封装, 2018, 18(9): 33-35.
[3]	任凯;肖健,袁夫通,何晶. 不同装片工艺对硅片翘曲的影响[J]. 电子与封装, 2020, 20(9): 90403-.