一种减小数字时钟延时单元温漂的方法

doi:10.16257/j.cnki.1681-1070.2017.0110

电子与封装 ›› 2017, Vol. 17 ›› Issue (9): 28 -31. doi: 10.16257/j.cnki.1681-1070.2017.0110

一种减小数字时钟延时单元温漂的方法

涂波¹，赵晓静¹，谢长生²

1. 中国电子科技集团公司第五十八研究所，江苏无锡 214072； 2. 无锡中微亿芯有限公司，江苏无锡 214072

出版日期:2017-09-20 发布日期:2017-09-20
作者简介:涂波（1985—），男，四川南充人，本科，工程师，研究方向为千万门级FPGA 设计与验证。

A Method of Reducing the Delay Temperature Drift for Digital Clock Delay-cells

TU Bo¹, ZHAO Xiaojing¹, XIE Changsheng²

1.China Electronics Technology Group Corporation No.58 Research Institute, Wuxi 214072, China; 2. East Technologies, inc. Wuxi 214072, China

Online:2017-09-20 Published:2017-09-20

摘要/Abstract

摘要： 介绍了一种减小数字时钟延时单元温漂的方法,利用一个具有正温度系数的带隙基准电压源Bandgap,产生参考电压VREF;电压缓冲器LDO接收参考电压VREF并作用于延迟链;延迟链由延迟单元TAP串联而成,用来产生时钟的相位延迟。通过调整Bandgap的正温度系数,使LDO的输出电压随温度升高而升高,升高的电压会使延迟单元TAP的延时减小,从而抵消延迟单元TAP由于温度升高而增大的延时。

关键词: 延时单元, 温漂, 带隙基准, LDO

Abstract: In the paper, a design reducing the delay temperature drift of digital clock delay-cellis described, which includes a Bandgap reference voltage(VREF) generator having a positive temperature coefficient, a LDO which receives the VREF and power the delay line. The delay line contains a series of delay-cells and used for shift the clock phase. By a positive temperature coefficient of Bandgap designed, the delay-cell power voltage will change same direction with temperature, which compensates the delay variation of delay-cell caused by the changed temperature.

Key words: delay-cell, temperature drift, bandgap, LDO

中图分类号:

TN402

涂波，赵晓静，谢长生. 一种减小数字时钟延时单元温漂的方法[J]. 电子与封装, 2017, 17(9): 28 -31.

TU Bo, ZHAO Xiaojing, XIE Changsheng. A Method of Reducing the Delay Temperature Drift for Digital Clock Delay-cells[J]. Electronics & Packaging, 2017, 17(9): 28 -31.

[1]	(美)毕查德·拉扎维. 模拟CMOS集成电路设计[M]. 西安：西安交通大学出版社，2002.
[2]	甘学温. 数字CMOS VLSI分析与设计基础[M]. 北京：北京大学出版社，1999.
[3]	邱有刚，黄建国. 基于FPGA数字延迟单元的实现和比较[J]. 电子测量技术，2011,34.
[4]	卢剑寒，张剑. 一种RC延时电路的温漂分析和补偿[J]. 集成电路通讯，2012, 4.

[1]	胥权;赵新;龚敏;高博;Maureen Willis. 基于电阻网络修调的高精度基准源[J]. 电子与封装, 2022, 22(7): 70303-.
[2]	马艺珂;汪逸垚;姚进;花正勇;殷亚楠;周昕杰;颜元凯. 一种抗辐射LVDS驱动电路IP设计^*[J]. 电子与封装, 2022, 22(2): 20306-.
[3]	宋爱武,李富华,黄祥林,孙波. 一种基于Brokaw带隙基准上电复位电路的设计[J]. 电子与封装, 2021, 21(1): 10302-.
[4]	常伟，张梅，李珂. 斜率可调的ARINC429总线驱动器设计[J]. 电子与封装, 2020, 20(8): 80303-.
[5]	吴庆，李富华，黄君山，侯汇宇. 低温度系数低功耗带隙基准的设计[J]. 电子与封装, 2019, 19(6): 25-28.
[6]	陈光华，陈俊飞，高博. 一种二次补偿的带隙电压基准[J]. 电子与封装, 2019, 19(6): 29-31.
[7]	李娟, 张海波, 李健, 屈柯柯, 常红. 一种带有温漂修调的二阶曲率补偿基准源电路^*[J]. 电子与封装, 2019, 19(11): 26-30.
[8]	都文和，刘　睿，程秀娟，杨占宇. 一种新型温度补偿方式的带隙基准电压源[J]. 电子与封装, 2019, 19(10): 39-43.
[9]	杜士才，方　芳，李　娟. 一种无运放输出可调的带隙基准电压源设计[J]. 电子与封装, 2018, 18(8): 33-35.
[10]	阮建新, 肖培磊. 一种新型无运放的带隙基准电路[J]. 电子与封装, 2018, 18(4): 10-12.
[11]	童伟，任军. 高速光接收机中低温漂基准电压源设计[J]. 电子与封装, 2018, 18(12): 21-25.
[12]	罗治民，刘伯权，郭佳佳. 低温漂高抑制比带隙基准电压源设计[J]. 电子与封装, 2018, 18(12): 26-29.
[13]	蒋祥倩，杜西亮，毕克娜，邹丰谦. 一种曲率补偿的带隙基准电压源设计[J]. 电子与封装, 2018, 18(11): 25-29.
[14]	何光旭，马文超，王彬. 输出电容对LDO稳定性影响分析[J]. 电子与封装, 2017, 17(8): 29-32.
[15]	孙楷添，丁星火，张甘英. 基于锗硅 BiCMOS 工艺的射频带隙基准电流源设计[J]. 电子与封装, 2017, 17(6): 23-26.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

一种减小数字时钟延时单元温漂的方法

A Method of Reducing the Delay Temperature Drift for Digital Clock Delay-cells

RichHTML

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献 4

相关文章 15

编辑推荐

Metrics

本文评价