一种带有失调消除电路的带隙基准设计

doi:10.16257/j.cnki.1681-1070.2016.0126

电子与封装 ›› 2016, Vol. 16 ›› Issue (11): 18 -22. doi: 10.16257/j.cnki.1681-1070.2016.0126

一种带有失调消除电路的带隙基准设计

许圣全^1,2，张　帅²

1. 西安电子科技大学，西安 710071；2. 中国电子科技集团公司第32研究所，上海 200233

出版日期:2016-11-20 发布日期:2016-11-20
作者简介:许圣全（1981—），男，江苏南通人，硕士学历，中国电子科技集团公司第32研究所自主可控研究院工程师，主要研究方向为数模混合集成电路设计。

A Design of Bandgap Voltage Reference Circuit with Offset Voltage Elimination Function

XU Shengquan^1,2, ZHANG Shuai²

1. Xidian University，Xi’an 710071, China; 2. China Electronics Technology Group Corporation No.32 Research Institute, Shanghai 200233, China

Online:2016-11-20 Published:2016-11-20

摘要/Abstract

摘要： 设计一种带有消除失调电压的带隙基准源。采用NEC的0.35μm 2P2M标准CMOS工艺,在Cadence Spectre环境下进行设计和仿真。该电路比传统的带隙基准电路具有更高的精度和稳定性。带隙基准的输出电压为1.274 V,在3~6 V的电源电压范围内基准电压随输入电压的最大偏移为0.4 m V;在-55~125℃的温度范围内,基准电压随温度的变化为4 m V,产生的偏置电流基本上不受电源电压的影响,而与温度成线性关系。该电路以增加芯片功耗和面积为代价,消除失调电压对电路的影响。基准电压电源抑制比可达到85 d B。

关键词: 带隙基准, 失调电压, 电源抑制比, 温度系数, CMOS

Abstract: The paper presents a design of a bandgap voltage reference with offset voltage elimination function. The circuit is of NEC 0.35μm 2P2M standard CMOS and is designed and simulated in Cadence Spectre environment. The bandgap voltage reference is of higher precision and stability. The output of the bandgap voltage is 1.274 V, the greatest skew of reference voltage to input is 0.4 mV in the power supply ranging from 3 V to 6 V. The greatest skew of reference voltage to temperature is about 4 mV in the range of -55 ℃ to 125 ℃ and the reference current, hardly influenced by the power supply voltage, is in linear correlation with the temperature. The circuit sacrifices the power consumption and size to eliminate the impact of offset voltage on the circuit. The bandgap reference has a higher PSRR which is up to 85 dB.

Key words: bandgap voltage reference, offset voltage, PSRR, temperature coefficient, CMOS

中图分类号:

TN402

许圣全，张　帅. 一种带有失调消除电路的带隙基准设计[J]. 电子与封装, 2016, 16(11): 18 -22.

XU Shengquan, ZHANG Shuai. A Design of Bandgap Voltage Reference Circuit with Offset Voltage Elimination Function[J]. Electronics & Packaging, 2016, 16(11): 18 -22.

[1]	RAZAVI B. 模拟CMOS集成电路设计[M]. 陈贵灿,程军,张瑞智,等译．第一版．西安：西安交通大学出版，2003：312-315.
[2]	Phillip E Allen, Douglas R Holberg. CMOS analog circuit design [M]. Oxford University Press, Inc, 2002:153-157.
[3]	汪宁，魏同立. 一种具有高电源抑制比的低功耗CMOS带隙基准电压源[J]. 微电子学，2004，34（3）：330-333.
[4]	邹勤丽，汤烨. 一种低功耗无运放的带隙基准电压源设计[J]. 电子与封装，2015，15（2）:22-24.
[5]	BOOKS T, WESTWIK A L. A low-power differential CMOS bandgap reference[C]. IEEE Int Sol Sta Circ Conf. Presidio. 1994: 248-250.
[6]	THAM K M, NAGARAJ K. A low supply voltage high PSRR voltage reference in CMOS process [J]. IEEE J Sol Sta Circ, 1995, 30(5): 586-590.

[1]	胥权;赵新;龚敏;高博;Maureen Willis. 基于电阻网络修调的高精度基准源[J]. 电子与封装, 2022, 22(7): 70303-.
[2]	赵建欣, 廖春连. 一种超宽带频率综合器电路的设计与实现[J]. 电子与封装, 2022, 22(7): 70305-.
[3]	陈天昊, 李富华, 马志寅. 一种新型高精度低功耗的张弛振荡器设计[J]. 电子与封装, 2022, 22(3): 30306-.
[4]	唐常钦, 王多为, 龚敏, 马瑶, 杨治美. SiC MOSFET伽马辐照效应及静态温度特性研究[J]. 电子与封装, 2021, 21(8): 80402-.
[5]	蒋玉齐;肖汉武;杨婷. 60 mm尺度CMOS图像传感器装片工艺技术研究[J]. 电子与封装, 2021, 21(4): 40202-.
[6]	黄祥林, 李富华, 宋爱武. 一种低功耗无运放结构的基准电压源设计[J]. 电子与封装, 2021, 21(11): 110303-.
[7]	马书英, 王姣, 刘轶, 郑凤霞, 刘玉蓉, 肖智轶. 浅析CMOS图像传感器晶圆级封装技术[J]. 电子与封装, 2021, 21(10): 100108-.
[8]	宋爱武,李富华,黄祥林,孙波. 一种基于Brokaw带隙基准上电复位电路的设计[J]. 电子与封装, 2021, 21(1): 10302-.
[9]	陈书明;林恒. 小型化脉冲调制介质振荡电路研究[J]. 电子与封装, 2020, 20(9): 90303-.
[10]	常伟，张梅，李珂. 斜率可调的ARINC429总线驱动器设计[J]. 电子与封装, 2020, 20(8): 80303-.
[11]	常红,封晴,陆生礼,肖培磊,李娟. 具有低失调电压的新型灵敏放大器设汁[J]. 电子与封装, 2020, 20(5): 50304-.
[12]	殷嘉琳¹，李富华¹，黄君山²，侯汇宇². 一种高电源抑制比带隙基准电压源的设计[J]. 电子与封装, 2020, 20(1): 10202-.
[13]	周万礼，章玉飞，路统霄，胡怀志，甄少伟，张有润，张波. 一种高带宽、高电源抑制比的跨阻放大器[J]. 电子与封装, 2019, 19(6): 20-24.
[14]	吴庆，李富华，黄君山，侯汇宇. 低温度系数低功耗带隙基准的设计[J]. 电子与封装, 2019, 19(6): 25-28.
[15]	陈光华，陈俊飞，高博. 一种二次补偿的带隙电压基准[J]. 电子与封装, 2019, 19(6): 29-31.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

一种带有失调消除电路的带隙基准设计

A Design of Bandgap Voltage Reference Circuit with Offset Voltage Elimination Function

RichHTML

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献 6

相关文章 15

编辑推荐

Metrics

本文评价