深亚微米SOI工艺的输出结构ESD研究

doi:10.16257/j.cnki.1681-1070.2017.0149

电子与封装 ›› 2017, Vol. 17 ›› Issue (12): 45 -47. doi: 10.16257/j.cnki.1681-1070.2017.0149

• 微电子制造与可靠性 • 上一篇

深亚微米SOI工艺的输出结构ESD研究

高国平，黄登华

中国电子科技集团公司第五十八研究所，江苏无锡 214072

收稿日期:2017-08-11 出版日期:2017-12-20 发布日期:2017-12-20
作者简介:高国平（1979—），男，浙江嘉善人，本科，现在中国电子科技集团公司第五十八研究所从事各类接口电路设计和可靠性研究工作。

Improved ESD Characteristics of Output Buffer in Deep Sub-Micron SOI Technology

GAO Guoping,HUANG Denghua

China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214072,China

Received:2017-08-11 Online:2017-12-20 Published:2017-12-20

摘要/Abstract

摘要： SOI（Silicon-On-Insulator）是一种在未来很有竞争优势的工艺技术，但由于其与体硅工艺结构上的不同，给其ESD设计带来了额外的挑战。通过串联的NMOS管来提高输出管的触发电压，以提升输出缓冲器的ESD能力。

关键词: SOI, ESD, 输出缓冲器

Abstract: Silicon-on-insulator(SOI)is a potential high-performance technology due to its inherent structural advantage over bulk Silicon-based technology.However,the structural differences create additional challenges for providing ESD protection in SOI devices.The paper utilizes SOI's structural advantage of series NMOS to improve ESD characteristics of outpu t buffer.

Key words: SOI, ESD, output buffer

中图分类号:

TN406

高国平，黄登华. 深亚微米SOI工艺的输出结构ESD研究[J]. 电子与封装, 2017, 17(12): 45 -47.

GAO Guoping,HUANG Denghua. Improved ESD Characteristics of Output Buffer in Deep Sub-Micron SOI Technology[J]. Electronics & Packaging, 2017, 17(12): 45 -47.

[1]	池哲涵;黎飞;刘颖异;唐旭升;苗澎. 一种应用于高精度流水线ADC的差分参考电压电路^*[J]. 电子与封装, 2022, 22(5): 50305-.
[2]	米丹;周昕杰;周晓彬;何正辉;卢嘉昊. 深亚微米SOI工艺ESD防护器件设计[J]. 电子与封装, 2021, 21(5): 50401-.
[3]	师锐鑫;周锌;乔明;王卓;李燕妃. SOI高压LDMOS单粒子烧毁效应机理及脉冲激光模拟研究^*[J]. 电子与封装, 2021, 21(11): 110404-.
[4]	蒋婷,印琴,高国平,徐睿. 一种适用于宇航环境的IO端口设计实现[J]. 电子与封装, 2020, 20(6): 60305-.
[5]	马阔,乔明,周锌,王卓. 高压SOI pLDMOS器件电离辐射总剂量效应研究[J]. 电子与封装, 2020, 20(6): 60403-.
[6]	王淑芬，史冬霞，桂江华. 深亚微米SOI工艺SoC设计中天线效应的消除[J]. 电子与封装, 2020, 20(4): 40402-.
[7]	花正勇，马艺珂，殷亚楠，周昕杰，陈　瑶，姚　进，周晓彬. 0.13 μm全耗尽绝缘体上硅晶体管单粒子效应仿真研究[J]. 电子与封装, 2019, 19(8): 36-38.
[8]	肖家木，乔明，齐钊，梁龙飞，曹厚华. 用于高压ESD防护的高维持电流SCR器件[J]. 电子与封装, 2019, 19(5): 45-48.
[9]	程　淩，白丽君，李　娟. 基于0.18μm工艺的I/O端口ESD防护设计[J]. 电子与封装, 2019, 19(3): 18-20.
[10]	李燕妃，朱少立，吴建伟，徐　政，洪根深. 抗辐射高压SOI NMOS器件的背栅效应研究[J]. 电子与封装, 2019, 19(2): 38-41.
[11]	曹燕杰，王燕婷. 应用于高压接口电路的SCR ESD保护研究[J]. 电子与封装, 2017, 17(11): 30-32.
[12]	邵红¹，张森¹，齐钊²，乔明². 一种用于ESD保护的SCR触发电路[J]. 电子与封装, 2017, 17(10): 26-30.
[13]	孙云华¹，邹家轩¹,². 一种CMOS工艺高速端口的ESD保护设计[J]. 电子与封装, 2016, 16(9): 14-17.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

深亚微米SOI工艺的输出结构ESD研究

Improved ESD Characteristics of Output Buffer in Deep Sub-Micron SOI Technology

RichHTML

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 13

编辑推荐

Metrics

本文评价