功率VDMOS(带氮化硅结构)的UIS失效改善

doi:10.16257/j.cnki.1681-1070.2018.0092

电子与封装 ›› 2018, Vol. 18 ›› Issue (8): 44 -48. doi: 10.16257/j.cnki.1681-1070.2018.0092

• 微电子制造与可靠性 • 上一篇

功率VDMOS(带氮化硅结构)的UIS失效改善

冯　超^1，2，王振宇²，郝志杰¹

1. 华润上华科技有限公司，江苏　无锡　214000； 2. 北京大学软件与微电子学院，北京　102600

出版日期:2018-08-20 发布日期:2018-08-20
作者简介:冯　超（1988—），男，江苏无锡人，北京大学软件工程专业集成电路制造方向在职硕士研究生在读，工程师，现就职于华润上华科技有限公司，目前主要从事功率器件工艺的研究。

UIS Failure Improvement of Power VDMOS (with SiN)

FENG Chao^1,2, WANG Zhenyu², HAO Zhijie¹

1.CSMC Technologies Corporation, Wuxi 214000, China; 2. School of Software & Microelectronics, PKU, Beijing 102600, China

Online:2018-08-20 Published:2018-08-20

摘要/Abstract

摘要： 功率VDMOS器件是最为普遍的开关器件。而UIS发生过程是指功率VDMOS器件在整个系统中所能承受的最严峻电应力以及热应力的考验过程,所以抵抗UIS失效能力成为衡量其可靠性的重要指标。针对UIS的测试方法和机理做了简单的介绍,同时针对某款功率VDMOS产品的UIS改善方案进行了详细的描述。

关键词: DMOS, UIS, 带氮化硅结构

Abstract: The device of power VDMOS is the most common switching device.While the UIS process refers to the power VDMOS device in the whole system can withstand the most severe test process of the electric stress and thermal stress, so the ability to resist the UIS failure has become an important indicator to measure its reliability. This paper briefly introduces the testing method and mechanism of UIS, and describes the UIS improvement scheme of a power VDMOS product in detail.

Key words: DMOS, UIS, with SiN

中图分类号:

TN386

冯　超，王振宇，郝志杰. 功率VDMOS(带氮化硅结构)的UIS失效改善[J]. 电子与封装, 2018, 18(8): 44 -48.

FENG Chao, WANG Zhenyu, HAO Zhijie. UIS Failure Improvement of Power VDMOS (with SiN)[J]. Electronics & Packaging, 2018, 18(8): 44 -48.

参考文献 8

[1]	康锡娥，郜月兰. 功率MOSFET非钳位感性开关测试方法的研究[J]. 电子制作，2015，12：31.
[2]	刘松，葛小荣．理解功率MOSFET的UIS及雪崩能量[J]. 今日电子，2010，04：52-54.
[3]	马万里，赵文魁. VDMOS的UIS能力与制造工艺流程的关系[J]. 微电子学，2012，02：285-287.
[4]	任敏，郭绪阳，邓光敏，李泽宏，张金平，高巍，张波. 功率DMOS UIS失效改善及机理[J]. 中国科技论文在线，2014:1-6.
[5]	顾晓健. 关于改善功率MOSFET器件的UIS测试能力的方法研究[D]. 上海：上海交通大学，2008：4-10.
[6]	邓光敏. 采用挖槽填充工艺的DMOS的雪崩能量研究[D]. 成都：电子科技大学，2013：5-20.
[7]	娄靖超. 功率MOSFET的UIS特性研究[D]. 成都：电子科技大学，2009：3-20.
[8]	刘宗贺，方雪冰，王泗禹，李杰，刘玮. Pbody浓度对VDMOS器件EAS特性的影响[J]. 硅谷，2011（12）：63-64.

[1]	廖聪湘;徐海铭. 沟槽型VDMOS的重离子辐射失效研究[J]. 电子与封装, 2022, 22(8): 80402-.
[2]	马红跃，方健，雷一博，黎明，卜宁，张波. 一种总剂量辐照加固的双栅LDMOS器件[J]. 电子与封装, 2021, 21(8): 80401-.
[3]	师锐鑫;周锌;乔明;王卓;李燕妃. SOI高压LDMOS单粒子烧毁效应机理及脉冲激光模拟研究^*[J]. 电子与封装, 2021, 21(11): 110404-.
[4]	李怡，乔明. 700 V超低比导通电阻的LDMOS器件[J]. 电子与封装, 2020, 20(8): 80401-.
[5]	马阔,乔明,周锌,王卓. 高压SOI pLDMOS器件电离辐射总剂量效应研究[J]. 电子与封装, 2020, 20(6): 60403-.
[6]	何俊卿,乔明,任敏. 一种具有Butfer层的分离栅VDM0S研兖[J]. 电子与封装, 2020, 20(5): 50401-.
[7]	李学会，黄昌明，詹小勇，许玉欢. 500 V增强型与耗尽型集成VDMOS器件设计[J]. 电子与封装, 2019, 19(4): 36-40.
[8]	张恩阳，黄勇，孟令锋，代高强. 基于共享Buffer的LIGBT和PLDMOS器件研究[J]. 电子与封装, 2018, 18(2): 46-48.
[9]	李燕妃，吴建伟，顾　祥，洪根深. 30 V NLDMOS结构优化及SEB能力提高[J]. 电子与封装, 2018, 18(10): 36-39.
[10]	王涛，黄龙，潘建华，赵秋森. LDMOS器件ESD防护特性分析与优化设计[J]. 电子与封装, 2017, 17(8): 41-43.
[11]	冯喆韻, 马千成, 汪　铭. 0.18 μm完全隔离型低导通态电阻（Low R_on）NLDMOS研究[J]. 电子与封装, 2016, 16(7): 39-43.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

功率VDMOS(带氮化硅结构)的UIS失效改善

UIS Failure Improvement of Power VDMOS (with SiN)

RichHTML

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献 8

相关文章 11

编辑推荐

Metrics

本文评价