深亚微米SOI工艺SoC设计中天线效应的消除

doi:10.16257/j.cnki.1681-1070.2020.0411

电子与封装 ›› 2020, Vol. 20 ›› Issue (4): 040402 . doi: 10.16257/j.cnki.1681-1070.2020.0411

深亚微米SOI工艺SoC设计中天线效应的消除

王淑芬，史冬霞，桂江华

中科芯集成电路有限公司，江苏无锡 214072

发布日期:2020-04-23
作者简介:王淑芬（1987—），女，安徽安庆人，硕士究生，工程师，主要究方向为大规模数字集成电路版图设计；史冬霞（1985—），女，河北石家庄人，硕士究生，工程师，主要究方向为数字集成电路版图设计；桂江华（1981—），男，安徽安庆人，硕士究生，高级工程师，主要究方向为数字集成电路设计。

Elimination of Process Antenna Effect in Deep-submircon SOI SoC Design

WANG Shufen, SHI Dongxia, GUI Jianghua

China Key System Co., Ltd., Wuxi 214072, China

Published:2020-04-23

摘要/Abstract

摘要： 深亚微米 SOI 片上系统芯片（SoC）因其工艺特性，按照常规的布局布线（PNR）流程，出现了约一万个天线效应违规。介绍了一种在布局布线阶段不插入反偏二极管就可以消除大量天线效应违规的优化迭代流程。通过对天线效应的产生以及天线比率公式的分析，从线长和栅面积角度考虑天线效应的修复，结合自动布局布线设计工具 SoC Encounter 对这些因素的控制，可以在布局布线阶段消除天线效应的违规，并能与版图验证的结果保持一致。在一款通用抗辐照 SoC 芯片的设计中，应用该优化流程在布局布线阶段消除了设计中的天线效应违规，有效节约了芯片整体设计时间。

关键词: SOI 工艺, 天线效应, 天线规则, 布局布线

Abstract: With normal PNR (place and route) flow, there will be about ten thousand PAE (process antenna effect ) violations in deep-submircon SOI SoC design. A new optimized interation flow for completely eliminate PAE combined without using reverse-biased diode in PNR stage was presented. Through the analysis of the PAE generated and the antenna ratio formula, the length and gate area of the metal can be considered to repair the PAE. Through the PNR tool to control these factor, PAE can be eliminated combined in PNR stage. This optimized flow was used in general radiation hardened SoC chip design, with the elimination in the PNR stage, and the design time is saved as well.

Key words: SOI process, process antenna effect, antenna rule, placement and routing

中图分类号:

TN405.97

王淑芬，史冬霞，桂江华. 深亚微米SOI工艺SoC设计中天线效应的消除[J]. 电子与封装, 2020, 20(4): 040402 .

WANG Shufen, SHI Dongxia, GUI Jianghua. Elimination of Process Antenna Effect in Deep-submircon SOI SoC Design[J]. Electronics & Packaging, 2020, 20(4): 040402 .

参考文献

[1] FANG S, MCVITTIE J. Thin-oxide damage from gate charging during plasma processing[J]. IEEE Electron Device Lett, 1992, 13(5)：288-290.
[2] CHEN P H, MALKANI S, PENGC M. Fixing antenna problem by dynamic diode, dropping andj滋mper insertion [C]//Proc Quality Electronic Design. San Jose, CA, USA: IEEE, 2000： 27.
[3] 刘新宇，孙海峰，刘洪民，等．全耗尽 CMOS/SOI 工艺[J].半导体学报，2003，24(1)：104-108.
[4] SCHWANK J R, CAVRIOSF V, SHANEYFELT M R, et al. Radiation eddects is SOI technologies[J]. IEEE Transcations On Nuclear Science, 2003, 50(3)： 522-538.
[5] 张智胜，吴秀龙．超深亚微米物理设计中天线效应的消除[J]. 微电子学与计算机，2012，37(6)：429-432.
[6] MALY W, OUYANG C, GHOSH S. Detection of an antenna effect in VLSI designs[C]//Proceedings of the 1996 Work-shop on Defect and Fault—Tolerance in VLSI Systems (DFT). Boston, MA, USA: IEEE, 1996： 86.
[7] TSAI C C, KUO C C, GU L J, et al. Antenna violation avoidance /fixing for X-clock routing[C]//Proceedings of the 2010 International Symposiμ m on Quality Electronic Design. California, USA, 2010： 508-514.
[8] Cadence User Manual[Z] . LEF/DEF Language Reference,2017.
[9] 吴伟贤，周剑扬，许伟坚，等．基于硅虚拟原形的 RISC CPU 核物理设计[J]. 微电子学与计算机，2005，22(3)：162-169.
[10] 王伟，冯哲，候立刚，等．深亚微米 VLSI 物理设计中天线效应的预防及修复[J]. 微电子学与计算机，2007，24(8)：42-48．
[11] 蔡菊荣. 颇具竞争力的 SOI 硅集成技术[J].电子与封装,2004,4(5)：9-14.
[12] 罗浩平，张艳飞. SOI 技术特点及晶圆材料的制备[J].电子与封装,2008,8(6)：1-5.
[13] 吴建伟，谢儒彬，顾祥，等. 抗辐射 SOI 器件栅氧可靠性研究[J]. 电子与封装,2014,14(7)：40-43.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

深亚微米SOI工艺SoC设计中天线效应的消除

Elimination of Process Antenna Effect in Deep-submircon SOI SoC Design

RichHTML

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 1

编辑推荐

Metrics

本文评价