|
|
In掺杂Sn-1Ag-0.7Cu-3Bi-1.5Sb-xIn/Cu互连结构在热载荷下的损伤
李泉震,王小京
为了应对消费电子端苛刻的热可靠性需求，研究探讨了在170 ℃等温时效条件下，不同热时效时间（0 h、1 000 h、2 000 h）Sn-3.0Ag-0.5Cu、Sn-1Ag-0.7Cu-3Bi-1.5Sb-12In、Sn-1Ag-0.7Cu-3Bi-1.5Sb-17In以及Sn-20In-2.8Ag焊点的熔融特性、微观结构、力学性能。研究发现，掺杂In会降低固相、液相和峰值温度，同时增加熔化范围。当In的质量分数超过12%时，基体中出现γ-InSn4相，焊点合金出现双相基体。In的加入使焊料/铜界面IMC从Cu6Sn5转变为Cu6(Sn, In)5。在等温老化过程中，In的加入会促进Cu6(Sn, In)5的生长，但能抑制Cu3(In, Sn)的生长。在时效过程中，12In/Cu焊点的综合剪切性能最佳，具有较高的剪切力和较为优异的剪切强度。该实验对于控制界面化合物的生长、探索掺杂高In对焊点性能的影响以及稳定焊点结构都具有实际意义。
X
李泉震,王小京. In掺杂Sn-1Ag-0.7Cu-3Bi-1.5Sb-xIn/Cu互连结构在热载荷下的损伤[J]. 电子与封装, 2024, 24(12): 120101-.
LI Quanzhen, WANG Xiaojing. In-Doped Sn-1Ag-0.7Cu-3Bi-1.5Sb-xIn/Cu Interconnect Structure Damage under Thermal Loading[J]. Electronics & Packaging, 2024, 24(12): 120101-.
|
|
|
一种T/R多功能芯片评估系统中的数字设计
蒲璞,黄成,刘一杉,戴志坚
T/R多功能芯片是相控阵雷达中的关键元器件，包含射频、数字以及驱动等电路模块，其电性能和功能评估过程极为复杂。在电性能及功能评估过程中，要求数字时序控制信号能够灵活配置，被测量电路的输入时序与其响应结果能一一对应，数字回读信号能直观显示。基于FT245RNL USB接口芯片和EP4CE10E22C8 FPGA，设计了一种针对T/R多功能芯片评估的控制电路，结合矢量网络分析仪、源表等仪器，完成了对芯片电性能和功能的评估。结果表明，上位机应用软件能准确地控制数字信号的收发。该方案在T/R多功能芯片评估系统的数字设计上表现出良好的通用性，为该类电路的评估提供了一种比较实用的思路。
X
蒲璞,黄成,刘一杉,戴志坚. 一种T/R多功能芯片评估系统中的数字设计[J]. 电子与封装, 2024, 24(12): 120102-.
PU Pu, HUANG Cheng, LIU Yishan, DAI Zhijian. Digital Design in T/R Multifunctional Chip Evaluation System[J]. Electronics & Packaging, 2024, 24(12): 120102-.
|
|
|
基于SVR数据驱动模型的SiC功率器件关键互连结构热疲劳寿命预测研究*
于鹏举, 代岩伟, 秦飞
烧结纳米银的互连可靠性对于SiC模块至关重要。随着人工智能与封装可靠性领域的交叉研究不断深入，发展基于数据驱动的互连可靠性评价方法已经成为该领域研究的前沿问题之一。以典型SiC互连结构为研究对象，将热疲劳寿命作为评价指标，通过综合研究芯片尺寸、烧结纳米银层尺寸和力学参数等关键因素，构建了基于支持向量回归（SVR）模型的烧结纳米银热疲劳寿命数据驱动预测模型，并对所提出的数据驱动模型进行综合量化考察和验证。通过研究关键互连参数的相关性矩阵，发现增加烧结银层厚度可以提高互连结构的寿命，而烧结银层弹性模量和SiC芯片厚度对互连可靠性有不利影响，该研究结果可用于指导SiC互连层的优化设计。
X
于鹏举, 代岩伟, 秦飞. 基于SVR数据驱动模型的SiC功率器件关键互连结构热疲劳寿命预测研究*[J]. 电子与封装, 2024, 24(12): 120201-.
YU Pengju, DAI Yanwei, QIN Fei. Research on Thermal Fatigue Life Prediction of Key Interconnect Structures of SiC Power Devices Based on SVR Data-Driven Model[J]. Electronics & Packaging, 2024, 24(12): 120201-.
|
|
|
有效减小FOPLP中芯片偏移量的方法
刘吉康
塑封制程中的芯片偏移量一直是板级扇出型封装（FOPLP）技术面临的巨大挑战。在介绍现有FOPLP技术工艺的基础上，通过分析塑封制程中产生芯片偏移量的原因，借鉴华天科技的嵌入式硅基扇出（eSiFO）封装技术，提出了3种能有效减小FOPLP中芯片偏移量的方法，即凹槽型塑封结构方法、贯穿型塑封结构方法和光阻围堰型封装结构方法。凹槽型和贯穿型塑封结构方法通过制备带凹槽或贯穿结构的板级塑封样品，将芯片粘贴在凹槽结构或贯穿结构内，再配合真空压膜工艺来达到减小FOPLP中芯片偏移量的目的。光阻围堰型封装结构方法利用光阻在承载板上形成光阻围堰结构，将芯片粘贴在光阻围堰结构内，以达到减小FOPLP中芯片偏移量的目的。
X
刘吉康. 有效减小FOPLP中芯片偏移量的方法[J]. 电子与封装, 2024, 24(12): 120202-.
LIU Jikang. Method for Effectively Reducing Chip Offset in FOPLP[J]. Electronics & Packaging, 2024, 24(12): 120202-.
|
|
|
基于田口法的高热可靠性DFN封装最优结构参数仿真研究*
庞瑞阳,吴洁,王磊,邢卫兵,蔡志匡
随着电子技术的不断发展，芯片越来越向系统级封装方向发展，封装行业迎来了新的挑战和机遇。封装能为芯片提供机械支撑、电气连接与散热，因此其可靠性研究备受关注。双平面无铅（DFN）封装是一种无引线的表面贴装封装技术，不合理的材料组合或结构设计会导致翘曲或应力集中现象，直接影响封装体的共面度及可靠性，引发芯片断裂、焊接分层等问题。针对典型DFN封装结构，采用有限元仿真分析方法，研究特定封装产品在回流焊后以及热循环载荷下关键部位的翘曲和应力。采用田口法对DFN封装设计参数进行评估与优化，获取最优结构参数组合，将其与实际产品仿真结果进行对比，验证了仿真模型的合理性，为高可靠性DFN封装的实际生产提供了理论指导。
X
庞瑞阳,吴洁,王磊,邢卫兵,蔡志匡. 基于田口法的高热可靠性DFN封装最优结构参数仿真研究*[J]. 电子与封装, 2024, 24(12): 120203-.
PANG Ruiyang, WU Jie, WANG lei, XING Weibing, CAI Zhikuang. Simulation Study on Optimal Structural Parameters of High Thermal Reliability DFN Package Based on Taguchi Method[J]. Electronics & Packaging, 2024, 24(12): 120203-.
|
|
|
4通道X波段50 W功放模块设计
王洪刚,丛龙兴
基于GaN功放模块的阵列化应用，采用GaN功率单片和栅极调制设计了一款4通道X波段50 W功放模块，该模块在频段为8~12 GHz、工作电压为+28 V、脉宽为200 ns~700 μs、周期为1 μs~2.8 ms的工作条件下，功率增益大于42 dB，功率附加效率超过28.7%，饱和输出功率大于47 dBm。
X
王洪刚,丛龙兴. 4通道X波段50 W功放模块设计[J]. 电子与封装, 2024, 24(12): 120301-.
WANG Honggang, CONG Longxing. Design of 4-Channel X-Band 50 W Power Amplifier Module[J]. Electronics & Packaging, 2024, 24(12): 120301-.
|
|
|
基于Python语言的基站自动化校准系统
李勇
为适应多方通信的需求，复杂无线通信系统对射频单元功率控制有较高要求。要明确射频单元的收发功率，必然要对接收和发射模块分别进行校准。详细介绍了校准原理和校准步骤，并给出了一个校准结果样例。使用Python语言实现了收发模块校准自动化。这种校准方法具有较高的可靠性，可以推广到有功率控制要求的其他射频单元中。
X
李勇. 基于Python语言的基站自动化校准系统[J]. 电子与封装, 2024, 24(12): 120302-.
LI Yong. Automatic Calibration System for Base Station Based on Python Language[J]. Electronics & Packaging, 2024, 24(12): 120302-.
|
|
|
一种应用于胎压监测系统的低功耗低频唤醒接收机
杨艳军,陈鸣,钟福如,黄成强
基于X-Fab 0.18 μm CMOS工艺，设计实现了一种应用于胎压监测系统的低功耗低频唤醒接收机。采用参考源来为接收机的其他模块提供偏置，以减小温度和工艺参数的影响，同时采用电容耦合的方法来消除直流失调。该接收机采用幅移键控（ASK）解调方式，载波频率为125 kHz，数据传输速率为4 kbit/s。接收机的版图面积为0.11 mm2。后仿真结果表明，在tm工艺角和1.8 V电源电压的条件下，该接收机工作电流为2.52 μA；在各种工艺角下，电压灵敏度为0.4 mV（峰峰值），接收信号强度指示信号的对数线性误差小于+0.1/-0.2 dB。
X
杨艳军,陈鸣,钟福如,黄成强. 一种应用于胎压监测系统的低功耗低频唤醒接收机[J]. 电子与封装, 2024, 24(12): 120303-.
YANG Yanjun, CHEN Ming, ZHONG Furu, HUANG Chengqiang. Low-Power Low-Frequency Wake-up Receiver for Tire Pressure Monitoring System Applications[J]. Electronics & Packaging, 2024, 24(12): 120303-.
|
|
|
单BJT支路运放失调型带隙基准电路
王星,相立峰,张国贤,孙俊文,崔明辉
提出一种单双极结型晶体管（BJT）支路运放失调型带隙基准电路，与传统带隙基准相比，所提出的带隙基准具有更少的BJT和无源元件，功耗更低。该带隙基准结构的BJT的发射极-基极电压VBE与绝对温度成反比（CTAT），基于运算放大器工作在亚阈值区的非平衡输入对管的栅极-漏极电压的差值ΔVGS与绝对温度成正比（PTAT），通过单BJT支路线性叠加，得到带隙基准电压。所提出电路通过两级运放和具有源跟随功能的单BJT支路构成闭环负反馈系统，运放电路采用米勒电容进行频率补偿，提高系统稳定性。此外，通过在输出节点增加输出电容，改善高频情况下的电源抑制比（PSRR）。所提出的带隙基准电路基于标准SMIC 55 nm
CMOS混合信号工艺制造，在-55~125 ℃范围内实现了15.7×10-6/℃的温度系数，基准输出电压为1.27 V，PSRR在1 Hz、1 kHz、10 MHz时分别为-39.65 dB、-39.65 dB、-33.81 dB，功耗为0.730 μW，电路稳定时间为20 μs，无需启动电路，具有良好的性能指标。
X
王星,相立峰,张国贤,孙俊文,崔明辉. 单BJT支路运放失调型带隙基准电路[J]. 电子与封装, 2024, 24(12): 120304-.
WANG Xing, XIANG Lifeng, ZHANG Guoxian, SUN Junwen, CUI Minghui. Single BJT Branch Operational Amplifier Offset Bandgap Reference Circuit[J]. Electronics & Packaging, 2024, 24(12): 120304-.
|
|
|
一种隔离型母线电压和电流采集电路的设计
冯旭彪, 杨茜
针对供配电测试设备对开关电源母线电压、电流的隔离采样，提出了一种隔离型母线电压和电流采集电路的设计方案。基于硬件电路，分析了隔离式放大器NSI1311-Q1的工作原理，通过增加差分运放电路实现了数据的放大及单端模拟输出，继而设计了合理的隔离型采集电路并进行了相关公式推导。实验结果表明，该隔离采集电路的采样精度满足供配电测试设备对隔离数据的采集需求，且抗干扰性强，具有较强的工程实用价值。
X
冯旭彪, 杨茜. 一种隔离型母线电压和电流采集电路的设计[J]. 电子与封装, 2024, 24(12): 120305-.
FENG Xubiao, YANG Qian. Design of an Isolated Bus Voltage and Current Acquisition Circuit[J]. Electronics & Packaging, 2024, 24(12): 120305-.
|
|
|
面向大规格矩阵协方差运算的高性能硬件加速器设计*
陈铠, 刘传柱, 冯建哲, 滕紫珩, 李世平, 傅玉祥, 李丽, 何国强
随着雷达系统向多通道、高带宽方向发展，大规格矩阵带来的协方差运算实时性问题限制了空时二维自适应处理（STAP）技术在先进机载雷达平台上的应用。提出了一种高性能硬件加速器设计方法，旨在满足日益增长的大规格矩阵协方差处理需求，同时提高低功耗约束下的运算效率。加速器由运算部件、控制模块、存储模块和DMA控制器组成，通过对矩阵按列分段处理的方式，在硬件存储资源有限的条件下，支持最大256×8192的矩阵协方差运算。设计了下三角运算控制逻辑，降低了运算量，并提出了一套高并发乒乓存储、流水乘累加树处理机制，提高了处理效能。流片测试结果表明，该加速器处理大规格矩阵协方差运算时性能为算力接近的CPU核的70倍以上。
X
陈铠, 刘传柱, 冯建哲, 滕紫珩, 李世平, 傅玉祥, 李丽, 何国强. 面向大规格矩阵协方差运算的高性能硬件加速器设计*[J]. 电子与封装, 2024, 24(12): 120306-.
CHEN Kai, LIU Chuanzhu, FENG Jianzhe, TENG Ziheng, LI Shiping, FU Yuxiang, . Design of High Performance Hardware Accelerator for Large-Scale Matrix Covariance Computation[J]. Electronics & Packaging, 2024, 24(12): 120306-.
|
|
|
GaN HEMT器件表面钝化研究进展*
陈兴, 党睿, 李永军, 陈大正
作为第三代半导体材料之一，GaN凭借其优异的材料特性，如较高的击穿场强、较高的电子迁移率以及较好的热导率等，在制备高频、高功率及高击穿电压的AlGaN/GaN HEMT器件方面得到广泛应用。然而，目前电流崩塌、栅泄漏电流、频率色散等一系列可靠性问题制约着AlGaN/GaN HEMT器件的大规模应用。表面钝化被认为是改善这些问题最有效的方法之一。对电流崩塌、界面态等的测试表征方法等进行了总结，综述了目前GaN表面钝化的研究进展。
X
陈兴, 党睿, 李永军, 陈大正. GaN HEMT器件表面钝化研究进展*[J]. 电子与封装, 2024, 24(12): 120401-.
CHEN Xing, DANG Rui, LI Yongjun, CHEN Dazheng. Research Progress in Surface Passivation of GaN HEMT Devices[J]. Electronics & Packaging, 2024, 24(12): 120401-.
|
|
|
基于输电线异物的轻量级目标检测方法研究
徐玲玲, 林伟
输电线路上的异物检测对确保电力系统安全运行至关重要。为了提高输电线异物识别效率，改进了YOLOv3-Tiny模型。首先在头部网络中，采用深度可分离卷积替代标准卷积、归一化和激活函数结构，分离空间和通道相关性，降低卷积计算量，提高了识别的速度；其次，引入了考虑距离损失、高宽损失的EIoU的损失函数替代原始的损失函数，使得模型找到边界框预测与类别预测之间的最佳点，从而提升算法的检测效果。消融实验验证了这些改进的有效性，结果表明，改进后的模型在保持高精度的同时，检测速率（FPS）提高了2.02倍，减少了74.17%的参数量，大幅降低了计算资源需求。该算法在资源受限环境中表现出色，具备实际应用价值。
X
徐玲玲, 林伟. 基于输电线异物的轻量级目标检测方法研究[J]. 电子与封装, 2024, 24(12): 120501-.
XU Lingling, LIN Wei. Research on Lightweight Target Detection Method Based on Transmission Line Foreign Objects[J]. Electronics & Packaging, 2024, 24(12): 120501-.
|
|
|
提升先进封装可靠性的布线优化方法
刘乐, 王凤娟, 尹湘坤
X
刘乐, 王凤娟, 尹湘坤. 提升先进封装可靠性的布线优化方法[J]. 电子与封装, 2024, 24(12): 120601-.
|
|
