|
“面向先进封装应用的铜互连键合技术”专题前言
刘志权
2025年第25卷第5期
pp.050100
X
刘志权. “面向先进封装应用的铜互连键合技术”专题前言[J]. 电子与封装, 2025, 25(5): 50100-.
|
|
混合键合界面接触电阻及界面热阻研究进展*
吴艺雄, 杜韵辉, 陶泽明, 钟毅, 于大全
随着半导体技术向更高集成度和性能要求方向发展,混合键合技术作为一种先进封装方法,在集成电路领域中展现出了巨大的应用潜力。综述了混合键合界面接触电阻和界面热阻的研究进展,探讨了混合键合在三维集成芯片中的应用,重点分析了其在降低电阻、优化热阻方面的技术突破。总结了影响界面电阻和热阻的关键因素,并评估了不同工艺对性能的影响。探讨了界面处理、表面粗糙度、清洗时间和退火工艺等因素对接触电阻的显著影响,分析了界面材料和多物理场耦合效应在优化热阻方面的重要作用。此外,细间距混合键合技术的进展推动了芯片封装密度的提升,但随着间距的缩小,界面应力和对准误差等问题仍需进一步解决。
X
吴艺雄, 杜韵辉, 陶泽明, 钟毅, 于大全. 混合键合界面接触电阻及界面热阻研究进展*[J]. 电子与封装, 2025, 25(5): 50101-.
WU Yixiong, DU Yunhui, TAO Zeming, ZHONG Yi, YU Daquan. Research Progress on Interfacial Contact Resistance and Interfacial Thermal Resistance of Hybrid Bonding[J]. Electronics & Packaging, 2025, 25(5): 50101-.
|
|
面向高密度互连的混合键合技术研究进展*
白玉斐,戚晓芸,牛帆帆,康秋实,杨佳,王晨曦
摘要
(
179 )
PDF(4056KB)
(
175
)
可视化
 
在数字经济时代,人工智能、高性能计算、大数据、物联网和自动驾驶等新兴产业的迅猛发展对计算能力提出了极高的需求。然而,随着先进制程逐渐逼近物理极限,摩尔定律的发展速度显著放缓,传统的引线键合技术已难以满足数字经济对高算力芯片的需求。在此背景下,三维集成技术作为一种革命性的解决方案应运而生。混合键合作为三维集成技术的基石,通过金属层和金属层、介电层和介电层的直接键合,实现了无凸点的高密度互连。与传统键合技术相比,混合键合不仅能够实现亚微米甚至纳米级的互连间距,还显著降低了信号延迟与功耗,提升了芯片的带宽与容量,为高性能芯片的实现提供了关键支持。在后摩尔时代,混合键合被视为先进封装的核心发展方向之一,可实现窄间距、高密度、小尺寸的互连结构,满足新兴应用场景对芯片性能的苛刻要求。系统介绍了面向高密度互连的混合键合技术,重点总结了其所采用的新型金属钝化层等关键材料以及核心工艺,深入论述了混合键合技术在高带宽内存领域的应用现状及发展趋势,旨在为先进封装技术的持续创新与发展提供参考与思路。
X
白玉斐,戚晓芸,牛帆帆,康秋实,杨佳,王晨曦. 面向高密度互连的混合键合技术研究进展*[J]. 电子与封装, 2025, 25(5): 50102-.
BAI Yufei, QI Xiaoyun, NIU Fanfan, KANG Qiushi, YANG Jia,WANG Chenxi. Research Progress of Hybrid Bonding Technology for High-Density Interconnects[J]. Electronics & Packaging, 2025, 25(5): 50102-.
|
|
先进铜填充硅通孔制备技术研究进展*
刘旭东, 撒子成, 李浩喆, 李嘉琦, 田艳红
摘要
(
101 )
PDF(4222KB)
(
131
)
可视化
 
随着后摩尔时代的到来,硅通孔(TSV)技术通过填充铜作为垂直的导电通路实现了多层芯片之间的电气互连,提供了一种高性能、高可靠性的3D封装互连方案。综述了铜在TSV先进互连技术中的制备技术,总结并对比了溅射法、化学气相沉积、原子层沉积、化学镀、电接枝技术5种不同的铜种子层制备工艺的沉积机理、性能优劣和改进方案。介绍了硅通孔填充铜的3种不同方案,包括电镀、化学镀和导电浆料填充技术。强调了电镀工艺、电流、添加剂和退火工艺对硅通孔内电镀铜的影响,对应用于硅通孔的铜先进互连技术的未来发展方向提出了展望。
X
刘旭东, 撒子成, 李浩喆, 李嘉琦, 田艳红. 先进铜填充硅通孔制备技术研究进展*[J]. 电子与封装, 2025, 25(5): 50103-.
LIU Xudong, SA Zicheng, LI Haozhe, LI Jiaqi, TIAN Yanhong. Research Progress on Advanced Copper-Filled Through Silicon Via Preparation Technology[J]. Electronics & Packaging, 2025, 25(5): 50103-.
|
|
面向PCB应用的超薄铜箔电镀制备研究进展
高子泓, 刘志权, 李财富
摘要
(
122 )
PDF(2859KB)
(
153
)
可视化
 
电镀铜箔是PCB的核心材料之一,受到广泛关注。随着现代电子产品朝着多功能化、轻、小、薄方向发展,传统PCB制造技术在精细互连线路加工上已难以满足新的技术标准。采用以超薄铜箔(<5 μm)为核心材料的改良型半加成法,可以制备线宽/线距更小更窄(≤30 μm/30 μm)的互连电路。如何制备厚度在5 μm以下的高性能超薄铜箔是目前电子制造行业亟待解决的问题。总结了超薄铜箔在PCB中的应用方法,讨论了工艺参数、阴极基材和镀液组成等对铜箔电沉积行为、微观结构和性能的影响。综述了现有电镀法在调控超薄铜箔微观结构和性能方面的策略,并对电镀法制备超薄铜箔的未来发展趋势与研究方向进行了展望。
X
高子泓, 刘志权, 李财富. 面向PCB应用的超薄铜箔电镀制备研究进展[J]. 电子与封装, 2025, 25(5): 50104-.
GAO Zihong, LIU Zhiquan, LI Caifu. Research Progress of Ultra-Thin Copper Foil Electroplating Preparation for PCB Applications[J]. Electronics & Packaging, 2025, 25(5): 50104-.
|
|
铜-铜键合制备多层陶瓷基板技术研究*
雷振宇, 陈浩, 翟禹光, 王莎鸥, 陈明祥
为了提高功率器件封装集成度,通过铜-铜热压键合的方式将直接镀铜(DPC)陶瓷基板进行垂直堆叠制备出一种新型多层陶瓷基板。利用电镀工艺对铜表面进行了处理,并探究了铜-铜热压键合的工艺条件。结果表明,在电流密度为2 A/dm2(ASD)时,可制备出高晶面(111)取向的金属铜,其具有较低的表面粗糙度,有利于铜-铜热压键合。在250 ℃和24 MPa压力下,采用高晶面(111)电镀铜实现高强度键合(强度高达32.34 MPa),制备出含腔体结构的多层陶瓷基板,并具有较高可靠性。
X
雷振宇, 陈浩, 翟禹光, 王莎鸥, 陈明祥. 铜-铜键合制备多层陶瓷基板技术研究*[J]. 电子与封装, 2025, 25(5): 50105-.
LEI Zhenyu, CHEN Hao, ZHAI Yuguang, WANG Shaou, CHEN Mingxiang. Technical Study on Preparation of Multilayer Ceramic Substrates by Cu-Cu Bonding[J]. Electronics & Packaging, 2025, 25(5): 50105-.
|
|
三维集成铜-铜低温键合技术的研究进展
陈桂, 邵云皓, 屈新萍
随着集成电路制造技术对高性能、高集成度和低功耗的需求不断增加,三维集成电路(3D IC)技术成为提升芯片性能和集成度的有效途径。金属Cu具有低电阻率、优异的导热性和抗电迁移能力,能够提供高效的电气连接和热管理性能。低温Cu-Cu键合技术因其在高密度互连、良好的导电性和导热性方面的优势,成为先进封装的核心技术之一。探讨了Cu-Cu键合技术面临的主要挑战及其解决方案,总结了目前主要的几种低温键合技术,分析了它们在实际应用中的优势与不足。尽管Cu-Cu低温键合技术面临诸多技术瓶颈,但随着材料和工艺的不断进步,其在未来电子封装技术中仍具有广阔的应用前景。
X
陈桂, 邵云皓, 屈新萍. 三维集成铜-铜低温键合技术的研究进展[J]. 电子与封装, 2025, 25(5): 50106-.
CHEN Gui, SHAO Yunhao, QU Xinping. Research Progress of Three-Dimensional Integrated Copper-Copper Low-Temperature Bonding Technology[J]. Electronics & Packaging, 2025, 25(5): 50106-.
|
|
2.5D封装关键技术的研究进展
马千里, 马永辉, 钟诚, 李晓, 廉重, 刘志权
摘要
(
110 )
PDF(2589KB)
(
127
)
可视化
 
随着摩尔定律指引下的晶体管微缩逼近物理极限,先进封装技术通过系统微型化与异构集成,成为突破芯片性能瓶颈的关键路径。作为先进封装的核心分支,2.5D封装通过硅/玻璃中介层实现高密度互连与多芯片异构集成,兼具高带宽、低延迟和小型化优势,广泛应用于人工智能、高性能计算及移动电子领域。系统阐述了2.5D封装的核心结构(如CoWoS、EMIB和I-Cube)及其技术特征,重点剖析了Chiplet模块化设计、硅通孔(TSV)工艺优化、微凸点可靠性提升、铜-铜直接键合界面工程以及再布线层多物理场协同设计等关键技术的最新进展。未来研究需聚焦低成本玻璃基板、原子层沉积技术抑制界面氧化以及多物理场协同设计等方面,以突破良率和散热瓶颈,推动2.5D封装在后摩尔时代高算力场景中的广泛应用。
X
马千里, 马永辉, 钟诚, 李晓, 廉重, 刘志权. 2.5D封装关键技术的研究进展[J]. 电子与封装, 2025, 25(5): 50107-.
MA Qianli, MA Yonghui, ZHONG Cheng, LI Xiao, LIAN Zhong, LIU Zhiquan. Research Progress on Key Technologies of 2.5D Packaging[J]. Electronics & Packaging, 2025, 25(5): 50107-.
|
|
混合键合中铜焊盘的微纳结构设计与工艺优化研究进展*
杨刚力, 常柳, 于道江, 李亚男, 朱宏佳, 丁子扬, 李力一
随着晶体管微缩逐渐放缓,先进封装和三维集成技术成为集成电路系统性能持续提升的重要路径。混合键合是一种具有高密度三维集成能力的键合工艺,在人工智能芯片制造等应用中扮演日益重要的角色。铜焊盘是混合键合负责信号传输与供电的接口,其物理化学特性决定了工艺的良率和可靠性。目前,国际领先半导体企业在混合键合铜焊盘工艺领域已取得显著进展,不仅建立了高密度金属化-等离子体活化-低温键合的系统化工艺流程,且通过技术迭代将铜焊盘的关键尺寸(直径与节距)微缩至亚微米级。相比之下,我国高校及科研机构在混合键合铜焊盘的研究中尚处于初期探索阶段,与国际先进水平相比,在实现超高密度混合键合的工艺能力与技术积累上仍存在显著差距。系统探讨了铜焊盘的几何形状、表面化学特性及晶粒组织对键合性能的影响,总结了该领域的优化策略及技术调整,为提高混合键合工艺能力的相关研究提供了参考。
X
杨刚力, 常柳, 于道江, 李亚男, 朱宏佳, 丁子扬, 李力一. 混合键合中铜焊盘的微纳结构设计与工艺优化研究进展*[J]. 电子与封装, 2025, 25(5): 50108-.
YANG Gangli, CHANG Liu, YU Daojiang, LI Ya’nan, ZHU Hongjia, DING Ziyang, LI Liyi. Research Progress on Micro-Nano Structure Design and Process Optimization of Copper Pad in Hybrid Bonding[J]. Electronics & Packaging, 2025, 25(5): 50108-.
|
|
先进封装中铜柱微凸点互连技术研究进展*
张冉远, 翁铭, 黄文俊, 张昱, 杨冠南, 黄光汉, 崔成强
超高密度互连、三维异构集成是当前微电子技术发展的趋势,铜柱微凸点作为先进封装互连的核心技术,提供了高性能、多样化的应用方案。讨论了焊料铜柱微凸点互连的原理、特性及挑战,详细阐述了瞬态液相互连技术及固态扩散互连技术的研究进展,概述了纳米材料修饰铜柱微凸点互连的不同方案,分析了各类材料的互连特性及性能。最后总结展望了铜柱微凸点互连技术未来的发展方向。
X
张冉远, 翁铭, 黄文俊, 张昱, 杨冠南, 黄光汉, 崔成强. 先进封装中铜柱微凸点互连技术研究进展*[J]. 电子与封装, 2025, 25(5): 50109-.
ZHANG Ranyuan, WENG Ming, HUANG Wenjun, ZHANG Yu, YANG Guannan, HUANG Guanghan, CUI Chengqiang. Research Progress of Copper Pillar Micro-Bump Interconnect Technology in Advanced Packaging[J]. Electronics & Packaging, 2025, 25(5): 50109-.
|
|
塑封集成电路焊锡污染影响与分析
邱志述, 胡敏
塑封集成电路(IC)受潮气侵蚀造成离子污染而引起的可靠性问题较为常见,由印刷电路板焊锡污染而引起的则不多。介绍印刷电路板焊锡污染导致IC可靠性失效的实际案例,指出焊锡污染发生的条件,通过对IC塑封体元素成分的分析,得出焊锡污染可能导致IC可靠性失效的原因。通过对失效品加热及再次老化,让IC性能恢复和再次失效。从原理上解释了焊锡污染IC封装塑封体是不可恢复的,在特定条件下还可能会再次失效。对SMT工程师给出建议,以避免类似焊锡污染IC导致可靠性失效。
X
邱志述, 胡敏. 塑封集成电路焊锡污染影响与分析[J]. 电子与封装, 2025, 25(5): 50201-.
QIU ZhiShu, HU Min. Impact and Analysis of Solder Contamination on Molded IC[J]. Electronics & Packaging, 2025, 25(5): 50201-.
|
|
MEMS封装LGA2x2产品切割后点胶工艺方法研究
薛岫琦, 郑志荣
介绍了MEMS成型后点胶的通用工艺,提出了MEMS封装产品成型切割后点胶中遇到的问题。针对此次工艺进行了试验,采用数理统计方法进行了分析。对MEMS封装产品成型切割后点胶工艺方法进行研究,找出点胶实施过程的问题,实施优化切割后的点胶方法。最终采用数理统计方法验证了该点胶方法在工艺实施过程的可行性,胶水直径与胶水位置的CPK均大于1.33,数据集中过程能力优秀。与原方法对比,该方法的精度有明显提高,且满足了工艺中切割后对于点胶的要求。
X
薛岫琦, 郑志荣. MEMS封装LGA2x2产品切割后点胶工艺方法研究[J]. 电子与封装, 2025, 25(5): 50202-.
XUE Xiuqi, ZHENG Zhirong. Research on the Method for Dispensing Glue After MEMS Package LGA2x2 Sawed[J]. Electronics & Packaging, 2025, 25(5): 50202-.
|
|
布局驱动的混合流装箱
董志丹, 许慧, 肖俊
对于整个电路,所有基本逻辑单元(BLE)连接都是通过它们之间的线网来进行。装箱会改变线网之间的连接方式,而不同的线网连接方式最终对应的运行时间是不一样的。提出的混合流装箱首先根据混合首选聚类算法对BLE进行全局最优配对,最大限度减少关键路径上的时延;其次根据配对BLE的最大和最小亲和力值计算极差,根据极差计算平衡电路时序和面积的阈值,当BLE之间的亲和力值小于阈值时通过“爬山”算法保证了装箱面积不会过大。整个算法时序计算是在布局后进行,能够得到更准确的时序信息,选出更优的关键路径进行装箱,提高了时序余量,减少了电路的最终运行时间。
X
董志丹, 许慧, 肖俊. 布局驱动的混合流装箱[J]. 电子与封装, 2025, 25(5): 50301-.
DONG Zhidan, XU Hui, XIAO Jun. Layout-Driven Mixed flow Packing[J]. Electronics & Packaging, 2025, 25(5): 50301-.
|
|
动态调压加热型氧浓度检测装置设计
龚文, 龚武, 郭晶
提出了一种新型加热电路,旨在优化氧浓度检测装置的设计性能。详细介绍了氧化锆传感器的测量原理,并以32位MCU为主控核心进行了检测装置的开发。创新设计了动态调压加热电路,并建立了主控软件控制流程。在实现加热稳定和准确性方面,利用模型预测和比例-积分-微分控制算法取得了显著的进展。根据设计方案制作了实物,并进行了标定和实验验证。经过标定后,该检测装置显示出较高的氧浓度检测精度。
X
龚文, 龚武, 郭晶. 动态调压加热型氧浓度检测装置设计[J]. 电子与封装, 2025, 25(5): 50501-.
GONG Wen, GONG Wu, GUO Jing. Design of Dynamic Pressure Regulation Heating Oxygen Concentration Detection Device[J]. Electronics & Packaging, 2025, 25(5): 50501-.
|
|