摘要： Chiplet封装通过在封装层面集成多个异构裸片，可显著提升系统功能扩展能力和制造灵活性，是先进电子封装的重要发展方向。然而，随着互连间距和特征尺寸的不断缩小，封装内部多级互连结构在热循环、芯片功耗自热和材料热膨胀失配作用下更容易产生界面应力集中、塑性应变累积和疲劳裂纹扩展。有限元仿真是电子封装可靠性评估的重要方法，但对于高密度封装而言，板级尺寸与微米级互连结构共存，使全细节建模的计算成本急剧升高。现有策略主要包括等效建模和全局-局部子模型方法,但都难以将互连阵列间距、尺寸和材料变化引起的等效刚度、导热系数和热膨胀系数变化一致传递至系统级响应。纯数据驱动模型虽然预测速度快，但容易受训练数据覆盖范围和边界条件变化限制。业界亟需一种针对先进封装的跨尺度互连可靠性评估方法。
