Chiplet封装用有机基板的信号完整性设计

doi:10.16257/j.cnki.1681-1070.2024.0026

电子与封装 ›› 2024, Vol. 24 ›› Issue (2): 020101 . doi: 10.16257/j.cnki.1681-1070.2024.0026

• “高密度有机封装基板”专题 • 上一篇下一篇

Chiplet封装用有机基板的信号完整性设计

汤文学¹,孙莹²,周立彦²

1. 中科芯集成电路有限公司，江苏无锡? 214072；2. 无锡中微高科电子有限公司，江苏无锡? 214035

收稿日期:2023-10-07 出版日期:2024-02-29 发布日期:2024-02-29
作者简介:汤文学（1976—），男，辽宁北票人，本科，高级工程师，从事先进封装互连架构设计及仿真分析工作。

Signal Integrity Design of Organic Substrates for Chiplet Package

TANG Wenxue¹, SUN Ying², ZHOU Liyan²

1. ChinaKey System & Integrated Circuit Co., Ltd., Wuxi 214072, China; 2. Wuxi Zhongwei High-Tech Electronics Co., Ltd., Wuxi 214035, China

Received:2023-10-07 Online:2024-02-29 Published:2024-02-29

摘要/Abstract

摘要： 芯粒（Chiplet）技术带来了芯片规模、性能和成本的平衡，受到了业界和用户的高度关注。针对不同的Chiplet封装方案，对先进/标准封装方案中电气互连的参数与性能进行比较并解读。基于国内的有机基板工艺，从设计和仿真角度对Chiplet标准封装方案进行技术可行性研究。在合理的端接配置下，信号通道的性能可以达到UCIe的设计要求。结果表明，有机基板的低损耗、灵活布线等特性在一定程度上弥补了硅基板在互连密度和能效方面的短板。该研究为Chiplet通用协议的国产应用转化以及Chiplet封装设计提供了参考。

关键词: 芯粒, 有机基板, 信号完整性, 国产化应用

Abstract: Chiplet technology brings a balance of chip size, performance and cost, and has received much attention from the industry and users. For different Chiplet package schemes, the parameters and performance of electrical interconnections in advanced/standard package schemes are compared and interpreted. Based on the domestic organic substrate process, a technical feasibility study of Chiplet standard package scheme is conducted from the perspectives of design and simulation. With reasonable termination configurations, the performance of signal channels can meet the design requirements of UCIe. The results show that the characteristics of low-loss and flexible wiring of organic substrates make up to some extent for the shortcomings of silicon substrates in terms of interconnect density and energy efficiency. This study provides a reference for the translation of the Chiplet universal protocol for domestic applications and the design of Chiplet package.

Key words: Chiplet, organic substrate, signal integrity, domestic applications

中图分类号:

TN305.94

汤文学,孙莹,周立彦. Chiplet封装用有机基板的信号完整性设计[J]. 电子与封装, 2024, 24(2): 020101 .

TANG Wenxue, SUN Ying, ZHOU Liyan. Signal Integrity Design of Organic Substrates for Chiplet Package[J]. Electronics & Packaging, 2024, 24(2): 020101 .

参考文献

[1] 许居衍. 复归于道——封装改道芯片业[J]. 电子与封装，2019，19(10)：1-3.
[2] 蒋剑飞，王琴，贺光辉，等. Chiplet技术研究与展望[J]. 微电子学与计算机，2022，39(1)：1-6.
[3] 马力，项敏，石磊，等. 高端性能封装技术的某些特点与挑战[J]. 电子与封装，2023，23(3)：030109.
[4] MOUNCE G, LYKE J, HORAN S, et al. Chiplet based approach for heterogeneous processing and packaging architectures[C]// 2016 IEEE Aerospace Conference: AERO 2016, Montana, USA, 2016: 3453-3463.
[5] UCIE UNION. Universal Chiplet interconnect express (UCIe) 1.0 specification[EB/OL]. (2022-07-25) [2023-8-28]. https://www.uciexpress.org/team-3.
[6] SHARMA D. Universal Chiplet interconnect express (UCIe)?: Building an open Chiplet ecosystem[Z].
[7] DAS SHARMA D, PASDAST G, QIAN Z G, et al. Universal Chiplet interconnect express (UCIe): An open industry standard for innovations with Chiplets at package level[J]. IEEE Transactions on Components, Packaging and Manufacturing Technology, 2022, 12(9): 1423-1431.
[8] MAHAJAN R, QIAN Z G, VISWANATH R S, et al. Embedded multidie interconnect bridge--a localized, high-density multichip packaging interconnect[J]. IEEE Transactions on Components, Packaging and Manufacturing Technology, 2019, 9(10): 1952-1962.
[9] LIN M S, HUANG T C, TSAI C C, et al. A 7-nm 4-GHz ARM-core-based CoWoS Chiplet design for high-performance computing[J]. IEEE Journal of Solid-State Circuits, 2020, 55(4): 956-966.
[10] WANG C C, HUANG C Y, KUO H C, et al. Creative design and structure applied to Chiplets packaging[C]// 2023 IEEE 73rd Electronic Components and Technology Conference (ECTC), Orlando, FL, USA, 2023.
[11] JUN H, CHO J, LEE K, et al. HBM (high bandwidth memory) DRAM technology and architecture[C]// 2017 IEEE International Memory Workshop (IMW), Monterey, CA, USA, 2017: 1-4.
[12] NAFFZIGER S, LEPAK K, PARASCHOU M, et al. 2.2 AMD chiplet architecture for high-performance server and desktop products[C]// 2020 IEEE International Solid-State Circuits Conference, San Francisco, CA, USA, 2020.

[1]	李会录,张国杰,魏韦华,李轶楠,刘卫清,杜博垚. 有机基板用增层膜性能与一致性的探讨[J]. 电子与封装, 2024, 24(2): 20104-.
[2]	李志光,胡曾铭,张江陵,范国威,唐军旗,刘潜发,王珂. 大尺寸有机基板的材料设计与封装翘曲控制[J]. 电子与封装, 2024, 24(2): 20106-.
[3]	李欣欣,李守委,陈鹏,周才圣. 基于FCBGA封装应用的有机基板翘曲研究[J]. 电子与封装, 2024, 24(2): 20108-.
[4]	刘彬灿,李轶楠. 基于有机基板的化学镍钯浸金工艺应用与测评[J]. 电子与封装, 2024, 24(2): 20110-.
[5]	朱国灵,韩星,徐小明,季振凯. 集成电路有机基板倒装焊失效分析与改善[J]. 电子与封装, 2024, 24(2): 20111-.
[6]	王刚, 赵心然, 尹宇航, 夏晨辉, 周超杰, 袁渊, 王成迁. 基于分形结构的天线设计及天线-芯片一体化射频组件制造工艺[J]. 电子与封装, 2023, 23(8): 80402-.
[7]	胡进;颜汇锃;陈寰贝. 基于HTCC的200 Gbit/s光调制器外壳的研制[J]. 电子与封装, 2023, 23(7): 70402-.
[8]	解维坤, 蔡志匡, 刘小婷, 陈龙, 张凯虹, 王厚军. 芯粒测试技术综述[J]. 电子与封装, 2023, 23(11): 110101-.
[9]	李宇飞, 马秀碧, 冉万宁. 基于信号完整性的万兆通信系统的优化设计[J]. 电子与封装, 2023, 23(10): 100502-.
[10]	李开杰;林凡淼;郁文君;张恒. 万兆网卡设计中PCIE 4.0接口信号完整性仿真分析[J]. 电子与封装, 2022, 22(12): 120301-.
[11]	周立彦;汤文学;庞影影;王剑峰;王波. 封装设计中传输线损耗的理论计算[J]. 电子与封装, 2022, 22(11): 110204-.
[12]	张小蝶;邱颖霞;许聪;邢正伟. 基于SiP技术多片DDR3高速动态存储器设计[J]. 电子与封装, 2022, 22(1): 10302-.
[13]	曾燕萍, 张景辉, 朱旻琦, 顾林. 3D异构集成的多层级协同仿真[J]. 电子与封装, 2021, 21(10): 100105-.
[14]	曾燕萍;张景辉;王梦雅;孙晓冬;曹春雨. DDR3堆叠键合组件的信号完整性分析与优化[J]. 电子与封装, 2020, 20(12): 120201-.
[15]	许居衍;黄安君. 后摩尔时代的技术创新[J]. 电子与封装, 2020, 20(12): 120101-.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

Chiplet封装用有机基板的信号完整性设计

Signal Integrity Design of Organic Substrates for Chiplet Package

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics

本文评价