一种NMOS管体区漏电特性的研究

doi:10.16257/j.cnki.1681-1070.2018.0091

电子与封装 ›› 2018, Vol. 18 ›› Issue (8): 41 -43. doi: 10.16257/j.cnki.1681-1070.2018.0091

一种NMOS管体区漏电特性的研究

李　路，乔　明

电子科技大学, 成都　610054

出版日期:2018-08-20 发布日期:2018-08-20
作者简介:李　路（1991—），男，四川资阳人，电子科技大学微电子与固体电子学专业硕士在读。
基金资助:
国家自然科学基金项目(61674027)；四川省应用基础研究项目(18YYJC0482)；广东省自然科学基金项目2016A030311022)；中央高校基本科研业务费项目(ZYGX2016J210)

Research on the Leakage Characteristic in Body Area of NMOS

LI Lu, QIAO Ming

University of Electronic Science and Technology of China, Chengdu 610054, China

Online:2018-08-20 Published:2018-08-20

摘要/Abstract

摘要： 介绍了一种25 V NMOS器件结构,针对NMOS管实验结果中出现的漏电问题进行了测试与仿真分析。根据分析结果提出工艺改进方案,验证并成功改进了漏电问题。

关键词: NMOS, 工艺改进, 漏电

Abstract: A 25 V NMOS which has a current leakage problem is introduced. Focus on this characteristic, TCAD simulation and wafer-level test are analyzed. According to our work, an improvement in process is proposed, which resolves the current leakage problem well.

Key words: NMOS, process improvement, leakage current

中图分类号:

TN386

李　路，乔　明. 一种NMOS管体区漏电特性的研究[J]. 电子与封装, 2018, 18(8): 41 -43.

LI Lu, QIAO Ming. Research on the Leakage Characteristic in Body Area of NMOS[J]. Electronics & Packaging, 2018, 18(8): 41 -43.

[1]	Krishna S, Kuo J, Gaeta I S. An analog technology integrates bipolar, CMOS, and high-voltage DMOS transisitors[J]. IEEE Transactions on Electron Devices, 1984,31(1):89-95.
[2]	蒋红利,朱玮,李影,乔明. 600 V高低压兼容BCD工艺及驱动电路设计[J]. 微电子学，2010，40(1):126-131.
[3]	黎俐，方健. 基于1 μm 600 V BCD 工艺的高压栅驱动电路[J]. 微电子学，2013，43(4):484-487.
[4]	Andreini A, Contiero C, Galbiati P. A new integrated silicon gate technology combining bipolar linera, CMOS logic, and DMOS power parts[J]. IEEE Transactions on Electron Devices, 1986, 33(12):2025-2030.
[5]	Contiero C, Andreini A, Galbiati P, et al. Design of a high side driver in mltipower-BCD and VIPower technologies[C]. International Electon Devices Meeting, 1987, 33:766-769.
[6]	陈志勇, 黄其煜, 龚大卫. BCD工艺中的NMOS管结漏电问题的研究[J].电子与封装，2006， 6(7):39-43.

[1]	胡敏. LDO失效分析及改善[J]. 电子与封装, 2022, 22(1): 10206-.
[2]	陈正才. 5 V双向TVS器件表面缺陷改善[J]. 电子与封装, 2021, 21(9): 90405-.
[3]	屈柯柯;祝乃儒;张海波. 一种集成于BUCK芯片的5 V低压差线性稳压器[J]. 电子与封装, 2021, 21(7): 70301-.
[4]	黄立朝;阎燕山;程绪林;张如州. 一种高压模拟开关漏电失效解决方法[J]. 电子与封装, 2021, 21(4): 40404-.
[5]	程　淩，白丽君，李　娟. 基于0.18μm工艺的I/O端口ESD防护设计[J]. 电子与封装, 2019, 19(3): 18-20.
[6]	李燕妃，朱少立，吴建伟，徐　政，洪根深. 抗辐射高压SOI NMOS器件的背栅效应研究[J]. 电子与封装, 2019, 19(2): 38-41.
[7]	王鹢奇. 基于0.13 μm工艺的1.5 V低功耗MOSFET器件设计[J]. 电子与封装, 2019, 19(1): 37-40.
[8]	向璐，陈洪雷，苏兰娟. 0.8 μm高压BCD电路漏电失效改善[J]. 电子与封装, 2018, 18(3): 40-43.
[9]	杨亭，严启荣，田世锋. 大功率白光LED伏安特性和正向电压温度特性研究[J]. 电子与封装, 2018, 18(1): 39-42.
[10]	涂启志¹，凌浪波². 高压IGBT芯片高温测试温度的阈值电压标定[J]. 电子与封装, 2017, 17(10): 13-16.
[11]	孙云华¹，邹家轩¹,². 一种CMOS工艺高速端口的ESD保护设计[J]. 电子与封装, 2016, 16(9): 14-17.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

一种NMOS管体区漏电特性的研究

Research on the Leakage Characteristic in Body Area of NMOS

RichHTML

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献 6

相关文章 11

编辑推荐

Metrics

本文评价