摘要: 集成电路检验和失效分析相关标准中提出了芯片去层制备的要求,但因未提供相应的操作方法而缺乏可操作性。去层制备方法与芯片的物理层次结构和材料紧密相关,探讨了离子刻蚀法、机械研磨法、化学腐蚀法等去层制备方法与芯片物理层次、材料的适用性,选用实际芯片完成玻璃钝化层、介质层和金属化层的制备和去除,获得了可以满足检验和分析要求的物理层次。提出的芯片去层制备方法可以为相应标准提供补充,使其具有可操作性,为检测机构和用户单位的检验和分析过程提供了参考。
中图分类号:
汪小青;虞勇坚;马勇;刘晓晔;吕栋. 集成电路检验/失效分析过程芯片去层制备方法[J]. 电子与封装, 2021, 21(8):
080404 .
WANG Xiaoqing, YU Yongjian, MA Yong, LIU Xiaoye, LYU Dong. Discussion on Chip De-layeringMethod in the Process of Integration Circuit Inspection and Analysis[J]. Electronics & Packaging, 2021, 21(8):
080404 .