中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

导航

电子与封装 ›› 2016, Vol. 16 ›› Issue (6): 24 -27.

• 封装、组装与测试 • 上一篇    下一篇

基于UltraFlex的多时钟域电路测试方法

严华鑫   

  1. 中国电子科技集团公司第58研究所,江苏无锡214035
  • 收稿日期:2016-01-18 出版日期:2016-06-20 发布日期:2016-06-20
  • 作者简介:严华鑫(1987-),男,江苏盐城人,毕业于南京理工大学光电信息工程专业,目前就职于中国电子科技集团公司第58研究所,从事半导体电路测试与应用工作.

Test Method for UltraFlex-based Multiple Clock Domain Circuit

YAN Huaxin   

  1. China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214035,China
  • Received:2016-01-18 Online:2016-06-20 Published:2016-06-20

摘要: 介绍了一种在UltraFlex系统上进行多时钟域电路测试的方法,利用了UltraFlex系统自身硬件设计的特点和VBT,解决系统在多时钟电路频率比较高的情况下最小公倍数频率超过测试系统规格的问题.此方法通用,可进行不规则多时钟ASIC的测试,降低了设计和测试人员测试算法设计的难度,提高了设计和测试开发速度.

关键词: 多时钟域;测试方法;Ultraflex

Abstract: The article introduces a test method for multiple clock domain circuit in UltraFlex system.The method refers to UltraFlex hardware design and VBT to solve the problem that the lowest common multiple exceeds test system capacity when the multiple clock domain frequency is high.The method is universally applicable for multiple clock domain ASICs. It reduces the workload of design and test algorithm design and accelerates the design and test process.

Key words: multiple time domain, test method, UltraFlex

中图分类号: