中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

导航

电子与封装 ›› 2018, Vol. 18 ›› Issue (5): 19 -22. doi: 10.16257/j.cnki.1681-1070.2018.0052

• 封装、组装与测试 • 上一篇    下一篇

一种高效的熔丝并行修调方案

吴熙文   

  1. 中国电子科技集团公司第五十八研究所,江苏无锡 214035
  • 收稿日期:2017-12-08 出版日期:2018-05-20 发布日期:2018-05-20
  • 作者简介:吴熙文(1989—),男,江苏无锡人,助理工程师,2013年毕业于南京航空航天大学航空结构测试技术专业,现在中国电子科技集团公司第五十八研究所从事集成电路测试技术研究工作,主要研究方向为模拟电路的测试技术。

An Efficient Fuse Parallel Trimming Plan

WU Xiwen   

  1. China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214035,China
  • Received:2017-12-08 Online:2018-05-20 Published:2018-05-20

摘要: 介绍了圆片测试中一种针对多工位测试的高效熔丝并行修调方案。并行修调方案相对于传统的串行修调大幅度缩减了时间,平均效率提升在30%~50%之间。按照产品特点,所需熔断的熔丝数越多、工位数越多,并行修调方案的效率提升越明显。并行修调方案可行、可靠、稳定、高效,可替代传统串行修调方案,节约生产成本,提升行业竞争力。

关键词: 并行修调, 高效, 多工位

Abstract: This paper presents a high efficiency scheme for multi-site test in wafer testing.Compared to the traditional serial trimming,parallel trimming plan significantly reduces the time,and the average efficiency increase is between 30%-50%.According to the characteristics of the product,the more the number of fuses required to fuse,the more the number of sites,the efficiency improvement of parallel trimming plan is more obvious.Parallel trimming plan is feasible,reliable,stable and efficient.What's more,it can replace the traditionalserialtrimming plan,save production costs and enhance the competitiveness ofthe industry.

Key words: paralleltrimming plan, high efficiency, multi-site

中图分类号: