|
|
铜复合材料功率外壳钎焊失效分析与改进
谢新根, 程 凯, 申艳艳, 李鑫
通过对铜复合材料功率外壳钎焊失效案例的分析，发现国内业界在热沉加工过程中存在的不足，如采用了砂纸打磨、氧化铝喷砂等工艺，导致外壳存在可靠性隐患，也直接导致该类外壳热沉表面粗糙度大（正常为～1.6 μm，失效批次为～2.6 μm），与进口热沉表面粗糙度（～0.55 μm） 存在较大差异。如对热沉加工提出要求，热沉的表面粗糙度可改善至～0.7 μm，将大幅提升外壳的一致性和可靠性。
X
谢新根, 程 凯, 申艳艳, 李鑫. 铜复合材料功率外壳钎焊失效分析与改进[J]. 电子与封装, 2018, 18(5): 1-4.
XIE Xingen, CHENG Kai, SHEN Yanyan, LI Xin. Failure Analysis and Improvement of Brazing of Copper Composite Material Power Package[J]. Electronics and Packaging, 2018, 18(5): 1-4.
|
|
|
测试成本的挑战及对策
章慧彬
集成电路制造流程极其复杂，包括设计、制造、封装、测试、可靠性等，每个环节都极易引入缺陷，因此每一件半导体产品在交付客户之前都必须经过极为严苛的测试过程，以排除任何可能的缺陷。大量的测试需求使得测试成本越来越高。寻求一种测试方法既能保证芯片质量和可靠性，又能有效控制测试成本，是当前降低测试成本面临的主要挑战。从测试经济学、集成电路产业链发展对测试成本的影响以及可测性设计技术三个方面，介绍了测试成本的挑战和应对措施。
X
章慧彬. 测试成本的挑战及对策[J]. 电子与封装, 2018, 18(5): 5-7.
ZHANG Huibin. Challenge and Countermeasure of Test Cost[J]. Electronics and Packaging, 2018, 18(5): 5-7.
|
|
|
FPGA测试压缩技术研究
解维坤, 陈 龙, 黄 晋, 肖艳梅
随着FPGA规模不断增大，配置码越来越大，配置时间也越来越长，因此降低测试时间、提高测试效率具有十分重要的意义。主要从位流压缩和向量加载角度出发，研究了基于多帧写FPGA位流压缩、基于ATE的X模式和Multiport方式的测试压缩等多种测试压缩方法。以Xilinx公司Virtex-5系列FPGA-XC5VLX155T为例进行了测试验证。测试结果证明，采用测试压缩方法可使单颗FPGA的测试时间至少节省25.5 s，这些方法可大大降低对测试系统向量空间的需求，缩短FPGA的测试配置时间、提高测试效率，同时对其他类型数字电路的测试也有借鉴作用。
X
解维坤, 陈 龙, 黄 晋, 肖艳梅. FPGA测试压缩技术研究[J]. 电子与封装, 2018, 18(5): 8-11.
XIE Weikun, CHEN Long, HUANG Jin, XIAO Yanmei. Research on Test Compression Technology of FPGA[J]. Electronics and Packaging, 2018, 18(5): 8-11.
|
|
|
一种基于应用模式的DSP测试技术
武乾文, 奚留华, 郭晓宇
随着集成电路技术的飞速发展，DSP广泛应用于视频和通信领域，包括移动蜂窝网络和宽带无线基站以及国防军事装备。为筛选出合格的元器件，其测试技术得到重视及研究。简要介绍了DSP的重要组成部分，提出一种基于应用模式的DSP测试方法。研究使用测试机代替实装测试板测试的新方法，使用测试机代替Flash向DSP电路灌入相应程序，将实装功能测试部分移植到测试机上实现，同时可以在测试机上实现一些简单的直流参数测试。最后通过代码指令解读，可以全面掌握TI公司TMS320C6000系列DSP电路的程序加载过程，实现正向开发TI公司TMS320C6000系列DSP电路测试代码。
X
武乾文, 奚留华, 郭晓宇. 一种基于应用模式的DSP测试技术[J]. 电子与封装, 2018, 18(5): 12-14.
WU Qianwen, XI Liuhua, GUO Xiaoyu. DSP Test Based on Application Mode[J]. Electronics and Packaging, 2018, 18(5): 12-14.
|
|
|
基于Virtex5的FPGA全覆盖五倍线确定性布线测试
李光, 谢达, 董宜平, 胡凯
确定性布线可根据测试要求，对特定的线段进行特定布线，是一种有效的FPGA互联资源测试方法。提出一种基于Virtex5的全覆盖五倍线确定性布线方法，该方法采用脚本生成XDL语言，对Virtex5的五倍线进行全覆盖全局布线，然后进行FPGA配置，施加测试向量，从而对固定故障或者桥接故障进行测试。同时给出了基于V5LX330的测试结果。
X
李光, 谢达, 董宜平, 胡凯. 基于Virtex5的FPGA全覆盖五倍线确定性布线测试[J]. 电子与封装, 2018, 18(5): 15-18.
LI Guang, XIE Da, DONG Yiping, HU Kai. A Full Coverage Deterministic Routing Test of Pent Lines Based on FPGA Virtex 5[J]. Electronics and Packaging, 2018, 18(5): 15-18.
|
|
|
一种高效的熔丝并行修调方案
吴熙文
介绍了圆片测试中一种针对多工位测试的高效熔丝并行修调方案。并行修调方案相对于传统的串行修调大幅度缩减了时间，平均效率提升在30%～50%之间。按照产品特点，所需熔断的熔丝数越多、工位数越多，并行修调方案的效率提升越明显。并行修调方案可行、可靠、稳定、高效，可替代传统串行修调方案，节约生产成本，提升行业竞争力。
X
吴熙文. 一种高效的熔丝并行修调方案[J]. 电子与封装, 2018, 18(5): 19-22.
WU Xiwen. An Efficient Fuse Parallel Trimming Plan[J]. Electronics and Packaging, 2018, 18(5): 19-22.
|
|
|
一种基于最小量化误差流水线ADC校准算法
牛胜普, 唐鹤, 李泽宇, 陈科全, 彭析竹, 张波
X
牛胜普, 唐鹤, 李泽宇, 陈科全, 彭析竹, 张波. 一种基于最小量化误差流水线ADC校准算法[J]. 电子与封装, 2018, 18(5): 23-27.
NIU Shengpu, TANG He, LI Zeyu, CHEN Kequan, PENG Xizhu, ZHANG Bo. A Pipeline ADC Calibration Algorithm Based on Minimum Quantization Error[J]. Electronics and Packaging, 2018, 18(5): 23-27.
|
|
|
基于APB总线的SPI接口设计与实现
刘梦影, 王芬芬
基于高性能外设总线（APB，Advance Peripheral Bus）接口，设计了一个支持多样化工作模式和通信格式的SPI接口。为实现高速通信，该SPI采用一个复用移位寄存器。用硬件描述语言Verilog HDL设计并实现了SPI模块。仿真结果表明，该SPI接口能够支持多种工作模式和通信方式，同时确保数据传输有效。
X
刘梦影, 王芬芬. 基于APB总线的SPI接口设计与实现[J]. 电子与封装, 2018, 18(5): 28-32.
LIU Mengying, WANG Fenfen. Design and Implement of SPI Based on APB[J]. Electronics and Packaging, 2018, 18(5): 28-32.
|
|
|
一种用于FPGA的片上可配置SRAM设计
王文, 曹靓, 王栋
在FPGA中，需要采用片上SRAM存储器来进行数据的快速存取。但是在传统的SRAM存储器设计中，SRAM的容量、数据位宽等都是定制设计，难以满足FPGA可配置、高度灵活性的要求。提出一种用于FPGA的可配置SRAM设计，允许FPGA用户通过配置，实现不同数据位宽、不同存储容量的SRAM存储器。可配置SRAM可以适应不同的具体应用，改进了传统SRAM存储器的不足，将各种不同数据位宽下存储资源的利用率提高到88.9%以上。在SMIC 0.15 μm工艺下的仿真结果显示，在直通模式下存储器的读出延时为1.67 ns。
X
王文, 曹靓, 王栋. 一种用于FPGA的片上可配置SRAM设计[J]. 电子与封装, 2018, 18(5): 33-37.
WANG Wen, CAO Liang, WANG Dong. An On-chip Configurable SRAM Design for FPGA[J]. Electronics and Packaging, 2018, 18(5): 33-37.
|
|
|
一种对相频检测器反馈延时设计的研究
王兴宏, 谢长生, 张艳飞
在电荷泵锁相环中，边沿触发相频检测器对反馈延时有较高的设计要求，相频检测器有效输出脉冲宽度与时钟周期的不匹配会引入相位检测风险，严重影响电荷泵锁相环设计。为降低这一风险的影响，采用UMC 40 nm工艺搭建测试结构，验证说明如何在信号脉冲宽度和信号建立时间方面设计合理延时，得出仿真数据，最终验证反馈延时对相频检测器的重要性。
X
王兴宏, 谢长生, 张艳飞. 一种对相频检测器反馈延时设计的研究[J]. 电子与封装, 2018, 18(5): 38-40.
WANG Xinghong, XIE Changsheng, ZHANG Yanfei. A Studies of Feedback Delay for Phase Frequency Detector[J]. Electronics and Packaging, 2018, 18(5): 38-40.
|
|
|
利用TCL实现用户约束文件的解析
李卿, 惠锋, 董志丹
用户约束在EDA工具使用中至关重要，是其重要组成部分。针对用户约束规则复杂、多变的问题，该文讲述了一种利用TCL实现用户约束文件解析的方法。首先声明约束规则，然后定义解析规则，最后读取用户约束文件并逐行解析。当约束规则更改或者添加新的约束规则时只需要修改或添加相应的声明、解析规则即可，从而达到设计的简洁性、灵活性、可扩展性，在自主研发EDA工具中具有较大的实际应用价值。
X
李卿, 惠锋, 董志丹. 利用TCL实现用户约束文件的解析[J]. 电子与封装, 2018, 18(5): 41-44.
LI Qing, HUI Feng, DONG Zhidan. Implementation of User Constrained File Parsing with TCL[J]. Electronics and Packaging, 2018, 18(5): 41-44.
|
|
|
基于定焦扫描和软解码算法技术的高速扫描模组研究
赵华, 黄靖, 张俊周, 曾俊
一般采用手机的普通摄像头进行扫描，扫描效率低、准确率低，所以目前行业终端大都采用专业扫描头，但专业扫描头体积大、成本高。因此研究出一种基于定焦手机摄像头的可以取代或者接近专业扫描头水准的扫描系统及方法，其特点在于减小扫描头体积，并确保了扫码效率及准确率。
X
赵华, 黄靖, 张俊周, 曾俊. 基于定焦扫描和软解码算法技术的高速扫描模组研究[J]. 电子与封装, 2018, 18(5): 45-47.
ZHAO Hua, HUANG Jing, ZHANG Junzhou, ZENG Jun. The Research of High-speed Scanning Module Based on Focus Scanning and Soft Decoding Algorithm[J]. Electronics and Packaging, 2018, 18(5): 45-47.
|
|
