×
模态框(Modal)标题
在这里添加一些文本
关闭
关闭
提交更改
取消
确定并提交
×
模态框(Modal)标题
×
中国半导体行业协会封装分会会刊
中国电子学会电子制造与封装技术分会会刊
图表检索
高级检索
导航
首页
期刊简介
编委会
征稿启事
期刊浏览
最新录用
当期目录
过刊浏览
下载排行
阅读排行
引用排行
按栏目浏览
专题报道
学术道德规范
期刊订阅
订阅纸刊
订阅电子版
留言板
联系我们
一种用于FPGA测量时钟延迟的方法
闫华, 匡晨光, 陈波寅, 刘彤, 崔会龙
A method for measuring clock delay in FPGA
YAN Hua, KUANG Chenguang, CHEN Boyin, LIU Tong, CUI Huilong
电子与封装 . 0, (
): 0 -0 . DOI: 10.16257/j.cnki.1681-1070.2025.0164