摘要: 随着高速串并收发器(SerDes)传输速率的快速提升,如何保证数据的传输质量已成为国内外研究的热点问题。通过对已有研究的分析,基于可测性设计(DFT)的高速SerDes调试方法实现了动态配置SerDes参数。测试了不同速率下高速SerDes的传输性能,并且验证了不同速率下交流(AC)耦合电容的选取对SerDes性能的影响。针对16 Gbit/s以内高速SerDes的不同速率,提出了100 nF和470 nF的耦合电容按速率分段的选取方案。
中图分类号:
张秀均, 于治, 宋林峰, 季振凯. 16 Gbit/s高速串并收发器的调试及交流耦合电容的选取方案[J]. 电子与封装, 2022, 22(9):
090204 .
ZHANG Xiujun, YU Zhi, SONG Linfeng, JI Zhenkai. Debugging of 16 Gbit/s High-Speed SerDes and the Selection Scheme of ACCoupling Capacitor[J]. Electronics & Packaging, 2022, 22(9):
090204 .