用于Flash FPGA的基于锁相环的时钟网络架构设计

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

导航

用于Flash FPGA的基于锁相环的时钟网络架构设计

王雪萍, 蔡永涛, 张长胜, 马金龙

Design of Network Architecture Based on Phase-Locked Loop for Flash FPGA

WANG Xueping, CAI Yongtao, ZHANG Changsheng, MA Jinlong

电子与封装 . 0, (): 0 -0 . DOI: 10.16257/j.cnki.1681-1070.2026.0008