[1] 堵军,高辉,张益平,等. 电路设计中的信号完整性分析和研究[J]. 电子与封装,2013, 13(8):25-29. [2] 曹跃胜,胡军,刘烨铭. 高速SERDES的多板传输技术与SI仿真[J]. 计算机工程与科学, 2008, 30(8): 139-143. [3] 崔岩松,邓中亮,段大高. 嵌入式视频系统中高速信号完整性分析[J]. 电子器件, 2005, 28(4): 886-889. [4] 葛宝珊,李波,姚春连,等. 高速数字系统中信号完整性和传输延时分析[J]. 计算机工程与设计, 2003, 24(2): 8-10. [5] LACY C, TOFFOLON D, HOWE S. USB 2.0 FS/LS mode driver: US, US20070064778 A1[P]. 2007. [6] LACY C, TOFFOLON D A, HOWE S. Universal serial bus (USB) 2.0 legacy full speed and low speed (FS/LS) mode driver: US, US7522659 B2[P]. 2009. [7] TSUGITA Y, UENO K, ASAI T, et al. On-chip PVT compensation techniques for low-voltage CMOS digital LSIs[C]// IEEE International Symposium on Circuits & Systems. IEEE, 2009. [8] TAKAHASHI T, UCHIDA M, YOSHINO R, et al. A CMOS gate array with 600 Mb/s simultaneous bidirectional I/O circuits[J]. IEEE Journal of Solid-State Circuits, 2002, 30(12): 1544-1546. [9] MALKOV A, VASIOUNIN D, SEMENOV O. A review of PVT compensation circuits for advanced CMOS technologies[J]. Circuits and Systems, 2011, 2(3):162-169. [10] SHIN S K, YU W, JUN Y H, et al. Slew-rate-controlled output driver having constant transition time over process, voltage, temperature, and output load variations[J]. IEEE Transactions on Circuits & Systems II Express Briefs, 2007, 54(7): 601-605.
中文引用格式:顾明,常红,黄少卿,等. 一种具有恒定转换速率的低压输出电路[J]. 电子与封装,2022,22(4):040303. 英文引用格式:GU Ming, CHANG Hong, HUANG Shaoqing, et al. A low-voltage output driver with constant slew rate over PVT and output load capacitance variations[J]. Electronics & Packaging, 2022, 22(4):040303. 最新录用说明: 此版本为经同行评议被本刊正式录用的文章。其内容、版式可能与正式出版(印刷版)稍有差异,正式出版后此版本会更新,请以正式出版版本为准。本文已确定卷期、页码以及DOI,可以根据DOI引用。 本文尚未正式出版,未经许可,不得转载。
|