摘要: 通过引入校验码的检错纠错机制可有效增强存储器的抗单粒子翻转能力。然而,传统架构下校验码与数据码共置于同一存储单元,存在高能粒子同时诱发二者翻转的潜在风险。针对该问题,提出一种基于SRAM的校验码独立存储架构,采用专用存储器单元管理校验码。仿真结果表明,该设计能够有效纠正1比特错误和检测2比特错误;性能方面,面积与功耗无显著增加,故障注入仿真的单粒子翻转率由3.96%降至0.00%。
徐文龙, 李洪昌, 许峥, 姚进, 周昕杰. 一种校验码独立存储的EDAC设计[J]. 电子与封装, doi: 10.16257/j.cnki.1681-1070.2026.0055.
XU Wenlong, LI Hongchang, XU Zheng, YAO Jin, ZHOU Xinjie.
EDAC Design with Independent Check Code Storage
[J]. Electronics & Packaging, doi: 10.16257/j.cnki.1681-1070.2026.0055.