[1] 吴明行. 芯片的测试向量转换技术研究与系统实现[D]. 北京: 中国科学院研究生院(计算技术研究所), 2006. [2] The Institute of Electrical and Electronics Engineers. IEEE Standard for verilog hardware description language: IEEE Std 1364-2005[S]. The United States of America: University of Florida, 2006. [3] The Institute of Electrical and Electronics Engineers. IEEE standard test interface language (STIL) for digital test vector data: IEEE Std 1450-1999[S]. The United States of America: Test Technology Standards Committee of the IEEE Computer Society, 1999. [4] 王鑫. 测试向量的自动生成及其功能验证环境[D]. 上海: 上海交通大学, 2007. [5] 刘晓华. 一种先进的时序电路测试生成算法[J]. 电子质量, 2004(9): 6-8. [6] 李九州, 杨兵. 一种实用的VCD文件处理方法[J]. 电子设计工程, 2013, 21(15): 61-64. [7] 欧阳晴昊. 基于扫描链的SoC可测性设计及故障诊断技术研究[D]. 长沙: 湖南大学, 2017. [8] 何曦. 基于优化ATPG的可测试性设计与实现[D]. 成都: 电子科技大学, 2016. [9] 唐丽, 邹映涛, 唐昱. VCD仿真文件到93000 ATE测试文件转换分析[J]. 电子测试, 2016(18): 33-35. [10] 韦纯进, 廖勇, 张亭亭, 等. 基于ATE的测试向量自动生成技术研究[J]. 电子制作, 2024, 32(6): 21-24. [11] 陈辉, 姚若河, 王晓晗, 等. 一种ATE测试向量时序优化算法[J]. 微电子学, 2011, 41(2): 310-314 [12] 宋殿伟. 基于扫描链和ATPG的IP核可测性设计及测试优化研究[D]. 西安: 西安电子科技大学, 2022. [13] 肖寅东,王恩笙,路杉杉,等. 测试原语:存储器故障最小检测序列的统一特征[J]. 电子与封装, 2023, 23(12): 120101. [14] 雷星辰, 季伟伟, 陈龙, 等. Flash型FPGA内嵌BRAM测试技术研究[J]. 电子与封装, 2023, 23(12): 120103. [15] 张玲. 数字电路测试激励压缩研究[D]. 长沙: 湖南大学, 2013. [16] 谢凌峰, 武新郑, 王建超. 基于ATE的千兆以太网收发器芯片测试方法[J]. 电子与封装, 2023, 23(11): 110102. [17] 李鹏, 白艳放, 郑松海, 等. 基于ATE的可编程SiP器件测试[J]. 电子与封装, 2024, 24(10): 100207.
|