电子与封装 ›› 2016, Vol. 16 ›› Issue (12): 26 -29. doi: 10.16257/j.cnki.1681-1070.2016.0140
鲍宜鹏,强小燕
BAO Yipeng, QIANG Xiaoyan
摘要: 通过对ECAN 2.0协议的深入研究,通过发送状态机以及过滤状态机实现消息的传输,完成了ECAN模块的核心逻辑设计,并通过APB总线将ECAN内嵌于DSP2F0X上,完成了ECAN的ASIC电路设计及其通讯系统的实现。主要介绍了该系统的硬件模块、连接结构和实现通信的基本配置及自检测试程序的设计。该系统的硬件实现使用verilog语言描述,采用了tcbn55lpwc工艺,在Synopsys/syn14.12环境下综合,信号传输速率最高可达1 Mb/s能力。实验结果表明,该系统完全满足CAN总线通信要求,与以往基于单片机的CAN总线通信系统相比较,具有更高的通讯效率及可靠性,同时功能也更加完备。
中图分类号: