[1] 任春岭, 鲁凯, 丁荣峥. 倒装焊技术及应用[J]. 电子与封装, 2009, 9(3): 15-20. [2] 王敏, 黄志强, 方建明, 等. FCBGA封装集成电路在实际应用中的失效研究[J]. 电子产品可靠性与环境试验, 2023, 41(2): 15-20. [3] 田野. 热冲击条件下倒装组装微焊点的可靠性—应力应变[J]. 焊接学报, 2016, 37(8): 67-70. [4] 高娜燕, 陈锡鑫, 仝良玉, 等. 倒装焊塑封翘曲失效分析[J]. 电子产品可靠性与环境试验, 2020, 38(2): 61-65. [5] ZHU Z, CHAN Y C, WU F S. Failure mechanisms of solder interconnects under current stressing in advanced electronic packages: An update on the effect of alternating current (AC) stressing[J]. Microelectronics Reliability, 2018, 91: 179-182. [6] 黄春跃, 周德俭, 李春泉. CCGA焊点热循环加载条件下应力应变有限元分析[J]. 桂林电子工业学院学报, 2001, 21(3): 22-28. [7] 许利伟. 倒装芯片微凸点焊工艺研究及焊点应变有限元仿真[D]. 大连: 大连理工大学, 2016. [8] CHEN K M, WU C Y, WANG C H, et al. An RDL UBM structural design for solving ultralow-K delamination problem of Cu pillar bump flip chip BGA packaging[J]. Journal of Electronic Materials, 2014, 43(11): 4229-4240. [9] 付志伟. 热电应力下倒装芯片中铜柱凸点互连的可靠性研究[D]. 广州: 华南理工大学, 2017. [10] 周斌, 黄云, 恩云飞, 等. 热-电应力下Cu/Ni/SnAg1.8/Cu倒装铜柱凸点界面行为及失效机理[J]. 物理学报, 2018, 67(2): 277-286. [11] LONG X J, SHANG J T, ZHANG L. Design optimization of pillar bump structure for minimizing the stress in brittle low K dielectric material layer[J]. Acta Metallurgica Sinica (English Letters), 2020, 33(4): 583-594. [12] 田野. 倒装芯片与OSP铜焊盘组装焊点的界面反应及可靠性研究[D]. 武汉: 华中科技大学, 2013. |