电子与封装 ›› 2022, Vol. 22 ›› Issue (1): 010302 . doi: 10.16257/j.cnki.1681-1070.2022.0108
张小蝶1;邱颖霞1,2;许聪1,2;邢正伟1
ZHANG Xiaodie1, QIU Yingxia1,2, XU Cong1,2, XING Zhengwei1
摘要: 基于系统级封装技术(System in Package,SiP),结合自研自主可控DSP处理器“魂芯”II-A和多片DDR3颗粒,详细介绍了一款高速动态存储控制一体化SiP设备的设计方案和仿真验证分析结果,重点介绍了此款SiP的电路拓扑设计、版图设计,并从拓扑结构波形仿真、DDR3时序裕量计算和与板级实现方案对比三方面对其PCB后仿进行了分析和验证,仿真结果符合规范要求,证明了所采用的Fly-By拓扑适用于CPU与多片DDR3颗粒所组成的一体化SiP设备,且SiP设备性能优于板级实现方案。
中图分类号: