基于AHB总线的快速并行CRC算法设计与实现

doi:10.16257/j.cnki.1681-1070.2017.0083

电子与封装 ›› 2017, Vol. 17 ›› Issue (7): 11 -16. doi: 10.16257/j.cnki.1681-1070.2017.0083

基于AHB总线的快速并行CRC算法设计与实现

史兴强，刘梦影

中科芯集成电路股份有限公司，江苏无锡 214072

出版日期:2017-07-20 发布日期:2017-07-20
作者简介:史兴强（1976—），男，江苏宜兴人，1999年毕业于南京理工大学电子工程专业，现从事SoC数字设计及低功耗技术研究。

Design and Implementation of AHB-based Fast Parallel CRC Algorithm

SHI Xingqiang, LIU Mengying

China Key System Co., Ltd., Wuxi 214072, China

Online:2017-07-20 Published:2017-07-20

摘要/Abstract

摘要： 环冗余校验(CRC,Cyclic Redundancy Check)以其简单的算法、强大的检错能力和抗干扰能力,广泛应用于通信领域,以提高数据传输的可靠性。为满足高频率的数据传输要求,基于CRC基本原理,介绍了一种快速并行CRC算法,然后采用该算法基于高级高性能(AHB,Advanced High Performance Bus)总线,运用硬件描述语言Verilog HDL设计并实现了CRC计算模块。仿真结果表明,该算法能够在确保数据可靠性的同时提高CRC的计算速度。

关键词: CRC, 快速, 并行, AHB总线

Abstract: On account of simple algorithm and extraordinary error-detecting and anti-jamming capabilities, Cyclic Redundancy Check(CRC) is widely used in data communications in purpose of enhancing data reliability. On the basis of CRC fundamental, a fast parallel CRC algorithm is introduced in the paper to meet the requirements of high-speed data transmission. The algorithm is then used to design a CRC calculation module based on AHB bus system using Verilog HDL. The simulation results indicate that the fast parallel CRC algorithm dramatically improves calculation speed while ensuring the data reliability.

Key words: CRC, fast, parallel, AHB bus

中图分类号:

TN911.22

史兴强，刘梦影. 基于AHB总线的快速并行CRC算法设计与实现[J]. 电子与封装, 2017, 17(7): 11 -16.

SHI Xingqiang, LIU Mengying. Design and Implementation of AHB-based Fast Parallel CRC Algorithm[J]. Electronics & Packaging, 2017, 17(7): 11 -16.

参考文献 16

[1]	黄维超, 刘桥, 黄初华.基于Verilog的CRC并行实现[J]. 微计算机信息, 2009, 25(30): 112-113.
[2]	任宇, 陈欣, 吕迅竣. 适用于串行通信数据流的循环冗余校验方法[J]. 工业控制计算机,2006,19(12):5-6.
[3]	王蕾, 平静, 马世霞. 数据通信中CRC方法的原理与实现[J].河南机电高等专科学校学报,2006,14(3):28-29.
[4]	常天海, 胡鉴. 基于FPGA的CRC并行算法研究与实现[J]. 微处理机, 2010, 2: 45-48.
[5]	建辉. 10G以太网接I：I并行CRC校验的一种简化算法[J]. 微计算机信息, 2006, 20: 213-215.
[6]	Renuka H K, Jayashree C N. Design and Computation of CyclicRedundancy Code for Ethernet Application: an implementationUsing FPGA[J]. World Journal of Science and Technology, 2011, 1(8): 68-73.
[7]	Kounavis M E, Berry F L. Novel Table Lookup Based Algorithms for High Performance CRC Generation[J]. IEEE Transon Computer Society, 2008, 57(11): 1550-1560.
[8]	金巍, 肖立权.一种并行CRC计算原理及FPGA实现[C]. 计算机工程与工艺全国学术年会, 2003: 125-129.
[9]	廖海红. 通信系统中的CRC算法的研究和工程实现[D]. 北京: 北京邮电大学, 2006.
[10]	赵鸿, 彭碧玉, 王宏卓. 基于VHDL 的CRC 校验及其在测控通信中的应用[J]. 通信技术, 2010, 2(43): 29-34.
[11]	Giuseppe Campobello, Giuseppe Patane, Marco Russo. Parallel CRC realization[C]. IEEE Transactions on Computers, 2003, 52(10): 1312-1319.
[12]	王月琴, 杨恒. 新CRC码串并行结合算法的研究与实现[J]. 计算机技术与发展, 2014, 24(6): 103-106.
[13]	蒋安平. 循环冗余校验(CRC)的硬件并行实现[J]. 微电子学与计算机, 2007, 24(2): 107-112.
[14]	Sadiq M Sait,Wasif Hasan.Hardware design and VLSI implementation of a byte-wise CRC generation chip[J]. IEEE Transactions on Consumer Electronics,1995,41(1):195-200.
[15]	程军, 陈贵灿, 姜飞. USB数据传输中CRC校验码的并行算法实现[J].微电子学与计算机, 2003, 20(3): 77-80.
[16]	Ji H M, Killian E. Fast parallel CRC algorithm and implementation on a configurable processor[C]. IEEE International Conference on Communications,2002,3:1813-1817.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

基于AHB总线的快速并行CRC算法设计与实现

Design and Implementation of AHB-based Fast Parallel CRC Algorithm

RichHTML

PDF

可视化

被引次数

摘要/Abstract

引用本文

使用本文

参考文献 16

相关文章 15

编辑推荐

Metrics

本文评价

[1]	谭露露,谭勋琼,白创. R-DSP中二级Cache控制器的优化设计^*[J]. 电子与封装, 2024, 24(7): 70302-.
[2]	顾小明,肖培磊,唐勇. 一种用于CPLD擦写寿命验证的设计[J]. 电子与封装, 2023, 23(9): 90203-.
[3]	陈恒江;周德金;何宁业;汪礼;陈珍海. 用于GaN HEMT栅驱动芯片的快速响应LDO电路^*[J]. 电子与封装, 2022, 22(2): 20303-.
[4]	余国良;陆霄;李居强;孟祥冬;孙晓冬. 基于TIADC的高速、高带宽信号采集系统^*[J]. 电子与封装, 2022, 22(11): 110304-.
[5]	张鹏, 孙晓冬, 朱家和, 王晶, 王大伟, 赵文生. 集成微系统多物理场耦合效应仿真关键技术综述^*[J]. 电子与封装, 2021, 21(10): 100104-.
[6]	刘沛文;虞亚君. 基于FPGA的16位宽加载电路的8位宽加载方法[J]. 电子与封装, 2020, 20(10): 100303-.
[7]	陈真，田绪静，宋均，谢小猛. 热风枪快速拆焊印制板元件技术研究[J]. 电子与封装, 2020, 20(1): 10102-.
[8]	傅建军，刘琛琛，许伟. 基于非均匀采样的稀疏信号恢复FPGA实现技术研究[J]. 电子与封装, 2019, 19(10): 36-38.
[9]	吴熙文. 一种高效的熔丝并行修调方案[J]. 电子与封装, 2018, 18(5): 19-22.
[10]	蔡胜凯, 王卓, 马亚东, 汪尧, 明鑫, 张波. 一种适用于DDR内存驱动的LDO芯片设计[J]. 电子与封装, 2018, 18(4): 13-17.
[11]	强小燕，史兴强，刘梦影. CRC校验在SPI接口设计中的实现[J]. 电子与封装, 2018, 18(11): 30-35.
[12]	肖艳梅¹ ，陆　锋¹². 一种优化FPGA测试配置时间的方法[J]. 电子与封装, 2018, 18(10): 13-16.
[13]	石青宏，刘瑞庆，黄伟. Ni(W)Si/Si肖特基势垒二极管电学特性研究[J]. 电子与封装, 2017, 17(6): 41-44.
[14]	王彬，李健，肖姿逸. 一种低噪声前置放大器的电路设计[J]. 电子与封装, 2017, 17(5): 24-27.
[15]	顾志威，李　丽，傅传张，傅玉祥，李　伟. FIR算法在可重构专用处理器中的并行化实现*[J]. 电子与封装, 2016, 16(8): 14-18.