中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

导航

电子与封装 ›› 2017, Vol. 17 ›› Issue (8): 13 -15. doi: 10.16257/j.cnki.1681-1070.2017.0095

• 电路设计 • 上一篇    下一篇

用于反熔丝型FPGA的多电平IO端口电路设计

蔺旭辉,曹靓,马金龙,王栋   

  1. 中国电子科技集团公司第五十八研究所,江苏 无锡 214072
  • 出版日期:2017-08-20 发布日期:2017-08-20
  • 作者简介:蔺旭辉(1990—),男,毕业于兰州大学,现主要从事于超大规模集成电路、反熔丝型FPGA等方向的研究和设计工作。

Design of Multi-Level IO Ports for Antifuse FPGA

LIN Xuhui, CAO Liang, MA Jinlong, WANG Dong   

  1. China Electronics Technology Croup Corporation No.58 Research Institute, Wuxi 214072, China
  • Online:2017-08-20 Published:2017-08-20

摘要: 设计了一种用于反熔丝型FPGA的多标准IO端口电路。通过端口电路,可将定义好的外部信号输入到FPGA内部用来实现用户需要的逻辑功能,并且将所需的内部信号输出到外部引脚。端口电路也实现芯片内部工作电平和外部工作电平之间的相互转换,驱动外部芯片,以及实现对电路功能的测试。用户在使用FPGA的过程中,可以根据实际需求来配置以实现不同的电平标准。每一个IO端口可以配置成输入、输出、三态输出或者双向输入输出。

关键词: 反熔丝, FPGA, IO标准

Abstract: In the article, a multi-level IO ports module for antifuse FPGA is designed. Bu using the IO ports user defined signal is imported to realize expected function and the internal signal is exported to external pin. IO ports module also enables the conversion between internal voltage and the external, drives the external chip, and tests function of the FPGA. Level standards can be configured to meet specific needs. Each IO structure on FPGA can be configured as an input, output, tri-state output or bidirectional pin.

Key words: antifuse, FPGA, IO standard

中图分类号: