|
|
基于TSV倒装焊与芯片叠层的高密度组装及封装技术
汤姝莉, 赵国良, 薛亚慧, 袁海, 杨宇军
系统级封装（SiP）及微系统技术能够在有限空间内实现更高密度、更多功能集成，是满足宇航、武器装备等高端领域电子器件小型化、高性能、高可靠需求的关键技术。重点阐述了基于硅通孔（TSV）转接板的倒装焊立体组装及其过程质量控制、基于键合工艺的芯片叠层、基于倒装焊的双通道散热封装等高密度模块涉及的组装及封装技术，同时对利用TSV转接板实现多芯片倒装焊的模组化、一体化集成方案进行了研究。基于以上技术实现了信息处理SiP模块的高密度、气密性封装，以及满足多倒装芯片焊散热与CMOS图像传感器（CIS）采光需求的双面三腔体微系统模块封装。
X
汤姝莉, 赵国良, 薛亚慧, 袁海, 杨宇军. 基于TSV倒装焊与芯片叠层的高密度组装及封装技术[J]. 电子与封装, 2022, 22(8): 80201-.
TANG Shuli, ZHAO Guoliang, XUE Yahui, YUAN Hai, YANG Yujun. High Density Assembly and Packaging Technology Based on Flip-Chip on TSV and Chip Stacking[J]. Electronics & Packaging, 2022, 22(8): 80201-.
|
|
|
基于贝叶斯学习的PID温控算法在芯片烘箱中的应用*
梁达平;赵利民;王鸿斌
利用朴素贝叶斯分类器对芯片无氧化烘箱温度PID控制历史数据进行多代偏差和偏差变化量分析处理，来评价当前控制的有效性及参数设置的合理性；并与专家控制系统结合构成一种参数自整定机器学习方法，实现设备智能控制。基于该方法设计出自动收集数据集、进行贝叶斯学习训练及验证的程序算法。
X
梁达平;赵利民;王鸿斌. 基于贝叶斯学习的PID温控算法在芯片烘箱中的应用*[J]. 电子与封装, 2022, 22(8): 80202-.
LIANG Daping, ZHAO Limin, WANG Hongbin. Application of PID Temperature Control Algorithm Based on Bayesian Learning in Chip Oven[J]. Electronics and Packaging, 2022, 22(8): 80202-.
|
|
|
功率级电流路径对电源管理芯片评估的影响
顾小明;李欢;徐晴昊
在测试和应用电源管理芯片时经常会遇到在重载大电流情况下电源管理芯片不能完全正常或者保持高性能地工作，导致需要花费大量的时间和精力调试修改电源供给系统的设计。从两类常见的DC-DC电源功率级拓扑结构开始阐述，重点关注功率级的电流路径对电源管理芯片测试和应用的影响，并给出几点实际应用的建议。
X
顾小明;李欢;徐晴昊. 功率级电流路径对电源管理芯片评估的影响[J]. 电子与封装, 2022, 22(8): 80203-.
GU Xiaoming, LI Huan, XU Qinghao. Influence of Power Level Current Path on Power Management Chip Evaluation[J]. Electronics and Packaging, 2022, 22(8): 80203-.
|
|
|
基于FPGA的自动测试设备信号延时误差测量
季振凯;吴镇
为满足集成电路自动测试设备（ATE）通道间信号同步的需求，基于FPGA提出了一种ATE激励信号传输延时误差的测量方法。该方法硬件结构简单，充分发挥了FPGA与ATE的特性。实验结果表明，该方法的测量结果与示波器测量结果误差在4%以内，能满足激励信号频率小于200 MHz的测量要求。
X
季振凯;吴镇. 基于FPGA的自动测试设备信号延时误差测量[J]. 电子与封装, 2022, 22(8): 80204-.
JI Zhenkai, WU Zhen. Measurement of Signal Delay Error of Automatic Test Equipment Based on FPGA[J]. Electronics and Packaging, 2022, 22(8): 80204-.
|
|
|
针对DSP的系统级封装设计和应用
邢正伟;许聪;丁震;陈康喜
随着雷达装备一体化需求的发展，对分系统或模块的质量和大小提出更严苛的要求，轻质化、小型化、系统化是未来整机的发展趋势。通过对多片数字信号处理器（DSP）芯片进行系统级封装设计，系统体积缩小到封装前尺寸的24%，仿真结果显示该系统的电源平面在30 MHz内无明显谐振，高速信号的插入损耗大于等于－3 dB@5 GHz，回波损耗小于等于－14 dB@5 GHz，仿真眼图的眼高314 mV，眼宽0.68 UI，满足信号完整性要求，热分析发现，经过散热处理模块最高结温55.8 ℃，满足实际需求。通过工程应用测试，该方案相比于传统方案，具有体积小、使用简单的特点。
X
邢正伟;许聪;丁震;陈康喜. 针对DSP的系统级封装设计和应用[J]. 电子与封装, 2022, 22(8): 80205-.
XING Zhengwei, XU Cong, DING Zhen, CHEN Kangxi. Design and Application of System in Package for DSP[J]. Electronics and Packaging, 2022, 22(8): 80205-.
|
|
|
芯片返修回流焊可靠性改善研究进展
刘少红；谭淇
在微电子产品的研发过程中，由于技术要求变更或故障维修等需求，需要对已焊接完成的电路板进行芯片的返修操作，而返修过程所涉及的高温时效和多次回流必然会对芯片本身及元器件造成损坏，因此需要通过相关过程可靠性研究指导具体的返修技术。通过分析国内外研究者对于芯片返修可靠性的研究，发现高温时效与多次回流均会使得焊点界面化合物形貌及微结构发生改变，但回流次数对焊点力学性能影响较小。另外，合适的镀层、焊盘或焊球尺寸都能够改善高温时效及多次回流产生的负面影响。
X
刘少红；谭淇. 芯片返修回流焊可靠性改善研究进展[J]. 电子与封装, 2022, 22(8): 80206-.
LIU Shaohong, TAN Qi. Research Progress of Reliability Improvement of Reflow Soldering in Chip Rework[J]. Electronics and Packaging, 2022, 22(8): 80206-.
|
|
|
基于UVM的MIPI DSI系统级可重用验证平台
周文强
针对移动产业处理器高速显示串行接口（MIPI DSI），提出了一种基于通用验证方法学（UVM）的系统级可重用验证方法，并设计了相应的验证平台。该平台可重复利用性强，平台中设计的各种组件和测试激励在不同项目中均可重复利用或稍加修改即可利用，大大缩短了验证时间；从系统级上验证，而不是模块级，因此更加接近整体芯片的实际运行过程，能更好地发现设计上的错误；平台中设计的参考模型通过记分板可实时在线比较期望值和实际值，一旦不匹配，立即停止仿真并报告详细的错误信息，便于快速精准定位错误，缩短了调试的时间。实验结果表明，设计的系统级可重用验证平台能够有效验证MIPI，除一些冗余的信号和代码外，覆盖率达到100%。
X
周文强. 基于UVM的MIPI DSI系统级可重用验证平台[J]. 电子与封装, 2022, 22(8): 80301-.
ZHOU Wenqiang. System Level and Reusable Verification Platform for MIPI DSI Based on UVM[J]. Electronics and Packaging, 2022, 22(8): 80301-.
|
|
|
基于分解的多路选择器工艺映射方法设计
谢尚銮;惠锋;刘佩;王晨阳;张立
针对Virtex-7系列FPGA架构，提出了一种基于分解的多路选择器工艺映射方法。选取多个细粒度规则多路选择器作为基准单元，将对应的优质工艺网表保存为模板，将N选1多路选择器递归分解为若干层紧密连接的基准单元并基于模板实现其优化映射。对比所提方法与综合工具Vivado及ABC的多路选择器工艺映射效果，实验数据表明该方法与Vivado相比可平均减少1.01%的查找表（LUT）开销与5.61%的时延，与ABC相比可平均减少20.82%的LUT开销与29.51%的时延，而且该方法时间复杂度低，平均运行速度比ABC快4.28倍。
X
谢尚銮;惠锋;刘佩;王晨阳;张立. 基于分解的多路选择器工艺映射方法设计[J]. 电子与封装, 2022, 22(8): 80302-.
XIE Shangluan, HUI Feng, LIU Pei, WANG Chenyang, ZHANG Li. Design of Technology Mapping Method Based on Decomposition for Multiplexers[J]. Electronics and Packaging, 2022, 22(8): 80302-.
|
|
|
电流舵数模转换器的静态误差分析与建模*
戴星明;刘颖异;唐旭升
高分辨率的电流舵数模转换器（DAC）是电流源晶体管匹配特性设计的关键问题之一。获取晶体管匹配特性的常用方法是蒙特卡罗仿真，这种方法既耗时，又依赖于CPU的性能，设计效率低。针对电流舵DAC的静态失配进行了理论分析和公式推导，根据静态失配的特点，基于MATLAB构建电流舵DAC的静态误差模型，用于评估电流源管随机失配对DAC积分非线性良率的影响。该方法具有高精确度、高效率的特点。
X
戴星明;刘颖异;唐旭升. 电流舵数模转换器的静态误差分析与建模*[J]. 电子与封装, 2022, 22(8): 80303-.
DAI Xingming, LIU Yingyi, TANG Xusheng. Static Error Analysis and Modeling of Current Steering Digital-to-Analog Converter[J]. Electronics and Packaging, 2022, 22(8): 80303-.
|
|
|
基于初始解优化的FPGA布线方法
惠锋;谢尚銮
针对自主研发的现场可编程门阵列（FPGA）芯片，提出了一种基于初始解优化的FPGA布线方法。根据逻辑片布线结构，通过简单模式匹配对网表的逻辑单元引脚进行重构来生成低布线拥挤度的初始解，并在布线过程中按节点与漏端相结合的布线策略实现解的快速收敛。实验数据表明，所提方法在全局布线阶段可使拥塞数量下降16.6%，在详细布线阶段可使累计拥塞数量下降9.8%，而且运行时间缩短了7.8%，关键路径裕量提升了17.2%。
X
惠锋;谢尚銮. 基于初始解优化的FPGA布线方法[J]. 电子与封装, 2022, 22(8): 80304-.
HUI Feng, XIE Shangluan. FPGA Routing Method Based on Initial Solution Optimization[J]. Electronics and Packaging, 2022, 22(8): 80304-.
|
|
|
自热效应下P-GaN HEMT的阈值漂移机理*
匡维哲;周琦;陈佳瑞;杨凯;张波
随着GaN功率应用朝着更高集成度与更高功率密度的方向发展，器件的自热效应及可靠性问题将变得更加严重。提出了一种开态漏极电流注入技术，模拟器件自热状态用以研究100 V P-GaN HEMT器件在自热效应下的可靠性问题。研究结果表明，应力中器件自热温度可达40~150 ℃，阈值电压在应力后发生0.2~0.8 V的显著正向漂移。进一步通过室温与高温下的器件恢复研究以及电热仿真分析，证明了栅下区域与栅漏接入区域的高温极值点增强了该区域的受主型电子陷阱俘获行为并改变了栅极处载流子输运，这是导致P-GaN HEMT在自热效应下阈值电压不稳定性的主要原因，并建立了相对应的物理机理模型。
X
匡维哲;周琦;陈佳瑞;杨凯;张波. 自热效应下P-GaN HEMT的阈值漂移机理*[J]. 电子与封装, 2022, 22(8): 80401-.
KUANG Weizhe, ZHOU Qi, CHEN Jiarui, YANG Kai, ZHANG Bo. Threshold Shift Mechanism of P-GaN HEMT Under Self-Heating Effect[J]. Electronics and Packaging, 2022, 22(8): 80401-.
|
|
|
沟槽型VDMOS的重离子辐射失效研究
廖聪湘;徐海铭
空间辐射环境中含有各种高能带电粒子，高能带电粒子与电子器件相互作用可能引发单粒子效应（SEE），单粒子效应中单粒子烧毁（SEB）和单粒子栅穿（SEGR）是两种最主要的单粒子事件。对重离子环境下的器件退化和失效进行了研究，分析了重离子环境下的失效机理，提出了重离子条件下的器件改善结构，同时完成了仿真和重离子实验验证，提升了MOSFET抗重离子能力。
X
廖聪湘;徐海铭. 沟槽型VDMOS的重离子辐射失效研究[J]. 电子与封装, 2022, 22(8): 80402-.
LIAO Congxiang, XU Haiming. Research on Heavy-Ion Radiation Failure of Trench VDMOS[J]. Electronics and Packaging, 2022, 22(8): 80402-.
|
|
|
基于薄外延的ESD结构设计
李晓蓉;吴建东;高国平
采用薄外延圆片能有效提升抗辐射芯片的抗单粒子闩锁能力，但实测发现栅极接地MOS（GGMOS）结构在薄外延圆片下静电放电（ESD）性能衰减明显。对其衰减机理进行分析，设计了电源钳位ESD结构，对其进行了完整的ESD性能仿真，分析并优化了芯片ESD保护网络，实测结果表明ESD性能满足4 kV设计需求。
X
李晓蓉;吴建东;高国平. 基于薄外延的ESD结构设计[J]. 电子与封装, 2022, 22(8): 80403-.
LI Xiaorong, WU Jiandong, GAO Guoping. ESD Structure Design Based on Thin Epitaxy[J]. Electronics and Packaging, 2022, 22(8): 80403-.
|
|
|
基于FPGA的双源无轨电车的改进型YOLO-V3模型*
董宜平;谢达;钮震;彭湖湾;贾尚杰
为实现双源无轨电车对集电盒的智能识别和挂载，基于第三版传统黑暗网络的主干网络单次检测（YOLO-V3）网络模型，提出以轻量化移动网络为主干网络的改进型YOLO-V3网络。通过数据集的处理、模型的设计、训练环境的搭建等完成了网络的部署，然后对模型规模、识别精度和处理速度等指标进行比较。结果显示改进型YOLO-V3网络使用最小的计算资源得到最优精度。网络部署在FPGA内部中央处理器的分散处理单元中。实车测试结果表明，改进网络明显优于其他传统网络。
X
董宜平;谢达;钮震;彭湖湾;贾尚杰. 基于FPGA的双源无轨电车的改进型YOLO-V3模型*[J]. 电子与封装, 2022, 22(8): 80501-.
DONG Yiping, XIE Da, NIU Zhen, PENG Huwan, JIA Shangjie. Improved YOLO-V3 Model for Dual-Powered Trolley Bus Based on FPGA[J]. Electronics and Packaging, 2022, 22(8): 80501-.
|
|
