|
|
基于晶圆键合的MEMS圆片级封装研究综述*
梁亨茂
为提升微机电系统（MEMS）器件的性能及可靠性，MEMS圆片级封装技术已成为突破MEMS器件实用化瓶颈的关键，其中基于晶圆键合的MEMS圆片级封装由于封装温度低、封装结构及工艺自由度高、封装可靠性强而备受产学界关注。总结了MEMS圆片级封装的主要功能及分类，阐明基于晶圆键合的MEMS圆片级封装技术的优势。依次对平面互连型和垂直互连型2类基于晶圆键合的MEMS圆片级封装的技术背景、封装策略、技术利弊、特点及局限性展开了综述。通过总结MEMS圆片级封装的现状，展望了未来的发展趋势。
X
梁亨茂. 基于晶圆键合的MEMS圆片级封装研究综述*[J]. 电子与封装, 2022, 22(12): 120201-.
LIANG Hengmao. Review of MEMS Wafer-Level Packaging Based on Wafer Bonding Techniques[J]. Electronics & Packaging, 2022, 22(12): 120201-.
|
|
|
薄型塑封芯片钝化层损伤的失效分析与改进
张 波;李恭谨;秦 培
针对某薄型塑封产品试制中出现的开、短路问题，通过表面研磨、截面剖切、能谱分析等失效分析手段，确认了塑封料内无机填料颗粒损伤芯片钝化层的缺陷模式。从塑封材料的使用管控、塑封工艺参数改进及塑封料选型等角度对钝化层损伤问题进行了分析与验证。结果表明，合模压力的施加过程是影响芯片钝化层损伤的关键因素，采用215 kN的1段式合模压力设定可有效改善该缺陷，对薄型封装的塑封参数设定及材料选型提供了参考建议。
X
张 波;李恭谨;秦 培. 薄型塑封芯片钝化层损伤的失效分析与改进[J]. 电子与封装, 2022, 22(12): 120202-.
ZHANG Bo, LI Gongjin, QIN Pei. Failure Analysis and Improvement of Passivation Layer Damage of Thin Plastic Packaging Chip[J]. Electronics & Packaging, 2022, 22(12): 120202-.
|
|
|
硅含量对硅铝合金电子封装材料性能的影响
李海军;宗福春;胡增武;李云飞;彭文佳;齐 敬
以热等静压方法成形的AlSi12、AlSi27、AlSi35、AlSi42、AlSi50、AlSi60、AlSi70、AlSi80系列的硅铝合金电子封装材料为研究对象，对Si含量对材料的金相组织、热物理性能、力学性能等的影响进行分析评估。结果发现，随着Si含量的增加，合金材料的密度、热导率、热膨胀系数（CTE）、断后伸长率降低，刚度、硬度提高；当Si的质量分数不大于60%时，随着Si含量的增加，材料强度提高，Si颗粒由点状或蠕虫状变为球状或片状，且分布均匀、独立。当Si的质量分数大于60%时，材料强度降低，Si颗粒逐渐连接成骨架基体。
X
李海军;宗福春;胡增武;李云飞;彭文佳;齐 敬. 硅含量对硅铝合金电子封装材料性能的影响[J]. 电子与封装, 2022, 22(12): 120203-.
LI Haijun, ZONG Fuchun, HU Zengwu, LI Yunfei, PENG Wenjia, QI Jing. Effect of Si Content on the Properties of Si-Al Alloy for Electronic Packaging Materials[J]. Electronics & Packaging, 2022, 22(12): 120203-.
|
|
|
电容传感芯片外部坏点的成因与控制
李恭谨;张 波;秦 培
外部坏点造成的不良是电容传感芯片制造过程中良率损失的主要来源之一。由于庞大的市场需求和日趋激烈的竞争，有必要进一步提升产品良率。从电容传感的原理出发，阐释外部坏点与产品实际物理结构之间的联系；按照失效分析的思路介绍了大粒径塑封填料颗粒异常混入、小粒径填料颗粒异常聚集和塑封料基体树脂异常聚集3类造成电容传感芯片外部坏点的典型成因；并借助有效介质理论归纳了相应的物理模型，给出大颗粒或聚集体临界尺寸的计算方法。在此基础上，依据外部坏点的物理表现和临界尺寸的计算结果，从塑封原材料的生产和塑封料的来料检验角度，分别提出了管控方案。根据实施方案前后同型号产品多批次因外部坏点导致的不良品扣料监控数据分析，几类措施均能有针对性地提升产品良率。
X
李恭谨;张 波;秦 培. 电容传感芯片外部坏点的成因与控制[J]. 电子与封装, 2022, 22(12): 120204-.
LI Gongjin, ZHANG Bo, QIN Pei. Cause and Control of External Dead Pixel of Capacitive Sensor Chip[J]. Electronics & Packaging, 2022, 22(12): 120204-.
|
|
|
万兆网卡设计中PCIE 4.0接口信号完整性仿真分析
李开杰;林凡淼;郁文君;张 恒
由于目前已有的PCIE接口信号完整性仿真精度和可靠性较低，建立了一种新的PCIE 4.0信号通道链路模型和仿真分析方法。通过仿真软件POWERSI对万兆网卡PCB建立×4 PCIE 4.0信号通道链路模型；利用已建立的模型在ADS软件中进行时域、频域和回环仿真；对仿真得到的回波损耗、插入损耗和眼图进行分析，判断PCIE 4.0信号走线是否满足设计要求。通过该方法得到的8对PCIE 4.0差分信号的回波损耗均小于-6 dB，插入损耗均大于-28 dB，眼图的眼宽和眼高均大于0.3 UI和15 mV，满足PCIE 4.0协议规范的要求，与已有的仿真结果相比，该方法的可靠性更高。
X
李开杰;林凡淼;郁文君;张 恒. 万兆网卡设计中PCIE 4.0接口信号完整性仿真分析[J]. 电子与封装, 2022, 22(12): 120301-.
LI Kaijie, LIN Fanmiao, YU Wenjun, ZHANG Heng. Simulation Analysis of PCIE 4.0 Interface Signal Integrity in 10 Gigabit Network Card Design[J]. Electronics & Packaging, 2022, 22(12): 120301-.
|
|
|
17~21 GHz 6 bit高精度数字移相器的设计
蒋 乐;王 坤;周宏健;周睿涛;李光超
采用0.15 μm GaAs赝配高电子迁移率晶体管（PHEMT）工艺，研制了一款高精度17~21 GHz 6 bit高精度数字移相器。该移相器5.625°移相单元采用嵌入式LC拓扑结构，11.25°和22.5°移相单元采用嵌入式全通网络拓扑结构，45°、90°和180°移相单元采用开关选择型多阶高、低通网络拓扑结构；驱动单元采用直接耦合场效应晶体管逻辑（DCFL）结构。测试结果表明，在17~21 GHz工作频率内，该移相器插入损耗的绝对值小于8.5
dB，均方根相位误差（RMS）值小于1.8°，移相寄生调幅在-0.8 dB和+0.6 dB之间，电压驻波比（VSWR）小于1.5。
X
蒋 乐;王 坤;周宏健;周睿涛;李光超. 17~21 GHz 6 bit高精度数字移相器的设计[J]. 电子与封装, 2022, 22(12): 120302-.
JIANG Le, WANG Kun, ZHOU Hongjian, ZHOU Ruitao, LI Guangchao. Design of 17-21 GHz 6 bit High Precision Digital Phase Shifter[J]. Electronics & Packaging, 2022, 22(12): 120302-.
|
|
|
13位高无杂散动态范围的SAR ADC
杨志新;Maureen Willis;高 博;龚 敏
基于标准0.18 μm CMOS工艺，设计了一款采样率为500 kSa/s的13位逐次逼近型模数转换器（SAR ADC）芯片。该转换器内集成了多路复用器、比较器、SAR逻辑电路和数模转换器（DAC）电容阵列等模块，实现了数字位的串行输出。使用7+6分段式电容阵列及下极板采样和电荷重分配原理，有效降低了ADC整体电容值及功耗。使用两级预放大的比较器和电荷存储技术降低了失调误差，比较器精度为0.3 mV。在2.5 V电源电压和500 kSa/s的采样率下，后仿真结果表明，ADC的无杂散动态范围为97.14 dB，信噪比为78.78 dB，有效位数为12.78 bit。
X
杨志新;Maureen Willis;高 博;龚 敏. 13位高无杂散动态范围的SAR ADC[J]. 电子与封装, 2022, 22(12): 120303-.
YANG Zhixin, WILLIS Maureen, GAO Bo, GONG Min. 13-bit High Spurious-Free Dynamic Range SAR ADC[J]. Electronics & Packaging, 2022, 22(12): 120303-.
|
|
|
基于ZigBee的无线通讯加密系统设计*
岳晴晴;潘晓阳;孟祥冬
为解决不同设备之间控制器域网（CAN）总线数据的通讯问题，设计了一种将数字信号处理器（DSP）、CAN总线技术、ZigBee通讯技术三者结合的无线通讯系统，该系统通过ZigBee对CAN总线数据进行转发，并在DSP平台上通过数据加密标准（DES）算法对转发数据进行加密。介绍了该系统从软硬件设计到具体实现的详细过程，并进行了试验验证。
X
岳晴晴;潘晓阳;孟祥冬. 基于ZigBee的无线通讯加密系统设计*[J]. 电子与封装, 2022, 22(12): 120304-.
YUE Qingqing, PAN Xiaoyang, MENG Xiangdong. Design of Wireless Communication Encryption System Based on ZigBee[J]. Electronics & Packaging, 2022, 22(12): 120304-.
|
|
|
S波段6位高性能数字移相器
张 飞;曹智慧;叶 坤;于天新;汤正波
采用0.25 μm砷化镓（GaAs）赝配高电子迁移率晶体管（PHEMT）工艺，设计了一款2.3~3.8
GHz频段的低插入损耗、高精度、小尺寸且集成数字驱动器的6位数字移相器。移相器中的6个移相单元按45°/90°/5.625°/11.25°/180°/22.5°的顺序级联。为了改善移相精度和抑制级联散射，进一步优化了移相单元的电路设计。在2.3~3.8 GHz频率范围内，数字移相器的相位均方根误差最大值为4°，输入输出电压驻波比小于1.4，插入损耗小于4
dB，各状态的幅度波动小于0.8 dB，芯片尺寸为2.44 mm×1.52 mm。
X
张 飞;曹智慧;叶 坤;于天新;汤正波. S波段6位高性能数字移相器[J]. 电子与封装, 2022, 22(12): 120305-.
ZHANG Fei, CAO Zhihui,YE Kun, YU Tianxin, TANG Zhengbo. High-Performance S-Band 6-bit Digital Phase Shifter[J]. Electronics & Packaging, 2022, 22(12): 120305-.
|
|
|
基于漏电流补偿技术的超低漏电模拟开关
唐毓尚;王
瑶;刘 俊;李 平
为满足各种现代设备控制系统的超高精度信号采集需求，基于新型PN结漏电补偿技术设计了一种超低漏电模拟开关电路。该电路在传统CMOS模拟开关的基础上创新性地引入了新型全温区PN漏电采样和补偿电路，对CMOS模拟开关输入、输出漏电流进行全温区漏电补偿，大幅降低了输入、输出端口漏电流，实现亚纳安级端口漏电流。基于40 V高压CMOS工艺进行电路设计和仿真验证，实测结果显示，在-55~125
℃，输入、输出端口漏电流不大于0.75 nA，温漂约为6 pA/℃。
X
唐毓尚;王
瑶;刘 俊;李 平. 基于漏电流补偿技术的超低漏电模拟开关[J]. 电子与封装, 2022, 22(12): 120306-.
TANG Yushang, WANG Yao, LIU Jun, LI Ping. Ultra-Low Leakage Current Analog Switch Based on LeakageCurrent Compensation Technology[J]. Electronics & Packaging, 2022, 22(12): 120306-.
|
|
|
用于Si-PIN探测器的小尺寸电荷灵敏前置放大器的设计
张玲玲;何资星;郭凤丽
设计了一种用于Si-PIN探测器的小尺寸电荷灵敏前置放大器，该放大器采用低噪声、高带宽、双通道运放芯片AD8066，简化了电路结构，减小了空间体积，实现了电荷灵敏前放与成形电路的一体化设计。经过测试发现，在室温环境下，该放大器能有效对241Am源和137Cs源γ射线进行探测，其测量电子学等效输入噪声约为0.15 fC，成形时间约为2.5 ms，在0.5~100 fC的动态输入电荷范围内，放大增益达24 V/pC，且稳定性良好。此外，该放大器的时间响应速度达10 ns，可应用于高计数率辐射环境下的γ射线探测。
X
张玲玲;何资星;郭凤丽. 用于Si-PIN探测器的小尺寸电荷灵敏前置放大器的设计[J]. 电子与封装, 2022, 22(12): 120307-.
ZHANG Lingling, HE Zixing, GUO Fengli. Design of a Small-Size Charge-Sensitive Preamplifier for Si-PIN Detectors[J]. Electronics & Packaging, 2022, 22(12): 120307-.
|
|
|
基于JESD204B协议的接收端电路设计*
孔玉礼;陈婷婷;万书芹;邵 杰
设计了一款可应用于4通道、16 bit、2.5 GSa/s数模转换器的接口电路。单个通道采用4路并行传输的方法以降低电路的设计难度，并通过链路建立、数据处理、错误统计和模块解帧实现协议的数据链路层和传输层。搭建通用验证方法学平台与设计的接收端电路进行数据交互，提高验证效率。基于某65 nm工艺库对电路进行逻辑综合与版图设计，流片后的样片测试结果表明，接收端电路满足JESD204B协议的要求，单通道数据传输速率最高可达12.5 Gbit/s。
X
孔玉礼;陈婷婷;万书芹;邵 杰. 基于JESD204B协议的接收端电路设计*[J]. 电子与封装, 2022, 22(12): 120308-.
KONG Yuli, CHEN Tingting, WAN Shuqin, SHAO Jie. Receiver Circuit Design Basedon JESD204B Protocol[J]. Electronics & Packaging, 2022, 22(12): 120308-.
|
|
|
微波PIN二极管复合介质膜钝化技术的研究
杨 青;李 宁
表面钝化是半导体器件制造过程中的重要工艺环节之一，对器件的电学特性和可靠性有重要影响。微波PIN二极管芯片的可靠性与钝化技术密不可分，结合高温干氧和等离子体化学气相沉积（PECVD）工艺制备了微波PIN二极管的复合介质表面钝化膜。通过对膜厚、折射率、表面方块电阻、正向电阻和二极管结电容等参数的测试和分析，对工艺条件进行了优化，获得了致密性好和绝缘强度高的表面钝化膜，提升了微波PIN二极管芯片的可靠性和环境适应性。
X
杨 青;李 宁. 微波PIN二极管复合介质膜钝化技术的研究[J]. 电子与封装, 2022, 22(12): 120401-.
YANG Qing, LI Ning. Study on Composition Dielectric Film Passivation Technology of Microwave PIN Diode[J]. Electronics & Packaging, 2022, 22(12): 120401-.
|
|
|
高温SOI技术的发展现状和前景
罗宁胜;曹建武
高温绝缘层上硅（SOI）技术突破了体硅半导体器件的高温困境，已被广泛应用于石油天然气钻探、航空航天和国防装备等尖端领域。近年来，第三代宽禁带半导体功率器件已日趋成熟和普及，其中SiC器件以其先天的耐高压、耐高温等特性，与高温SOI器件是非常理想的搭配，适用于原本体硅半导体功率器件难以实现或根本不能想象的应用场景，为系统应用设计者提供了全新的拓展空间。在简述体硅半导体器件高温困境的基础上，综述了高温SOI技术的发展现况，并探讨了其未来的发展方向和应用前景。
X
罗宁胜;曹建武. 高温SOI技术的发展现状和前景[J]. 电子与封装, 2022, 22(12): 120402-.
LUO Ningsheng, CAO Jianwu. Development Status and Prospects of High-Temperature SOI Technology[J]. Electronics & Packaging, 2022, 22(12): 120402-.
|
|
|
纳米压痕下烧结纳米银本构行为的应变率转化
李娇 申子怡 龙旭
X
李娇 申子怡 龙旭. 纳米压痕下烧结纳米银本构行为的应变率转化[J]. 电子与封装, 2022, 22(12): 120601-.
|
|
