|
共晶焊后热敏电阻的应力分析及优化
李长安,牛玉秀,全本庆,关卫林
为了研究与解决热敏电阻在共晶焊后阻值变大的问题,采用扫描电子显微镜(SEM)观测失效的热敏电阻,发现其内部有裂纹。采用有限元分析法分析热敏电阻经过共晶焊后产生的应力。结果表明,最大应力的位置与裂纹位置基本一致,最大应力的方向与裂纹方向正交,这说明裂纹是由应力引起的。分析了热敏电阻上最大应力与焊料厚度的关系,结果表明,焊料越厚,则热敏电阻在共晶焊时产生的应力越小。通过验证试验可知,采用适当加厚的焊料对热敏电阻进行共晶焊,共晶焊后热敏电阻的外观良好,没有裂纹发生,且阻值没有增大。因此,可采用加厚焊料的方法防止热敏电阻开裂。
X
李长安,牛玉秀,全本庆,关卫林. 共晶焊后热敏电阻的应力分析及优化[J]. 电子与封装, 2023, 23(9): 90201-.
LI Chang'an, NIU Yuxiu, QUAN Benqing, GUAN Weilin. Stress Analysis and Optimization of Thermistors After Eutectic Soldering[J]. Electronics & Packaging, 2023, 23(9): 90201-.
|
|
半加成工艺中薄化铜后烘烤对剥离强度的影响
林君逸,俞宏坤,欧宪勋,程晓玲,林佳德
摘要
(
151 )
PDF(1879KB)
(
173
)
可视化
 
近年来,半加成法成为了一种新的印制电路板的线路制作工艺,但其存在树脂与铜箔间的剥离强度不高的问题。通过拉力测试以及扫描电子显微镜、红外光谱、X射线光电子能谱的表征,探究了BT树脂基板在薄化铜后进行烘烤对树脂剥离强度的影响。研究结果表明,板材的失效模式是树脂的内聚破坏,经过烘烤后,树脂与增强颗粒间的结合力下降,树脂本身会受到铜离子催化氧化的影响,结构发生改变,导致强度降低。对失效机理的研究为半加成法提供了改进思路。
X
林君逸,俞宏坤,欧宪勋,程晓玲,林佳德. 半加成工艺中薄化铜后烘烤对剥离强度的影响[J]. 电子与封装, 2023, 23(9): 90202-.
LIN Junyi,YU Hongkun,OU Xianxun,CHENG Xiaoling, LIN Jiade. Effect of Baking After Electroless Cu Plating on Peel Strength in Semi-Additive Process[J]. Electronics & Packaging, 2023, 23(9): 90202-.
|
|
一种用于CPLD擦写寿命验证的设计
顾小明,肖培磊,唐勇
近年来,国防等应用领域对电子元器件提出了国产化要求,自主设计的高性能复杂可编程逻辑器件(CPLD)应运而生。这些CPLD需要按照一定的标准流程进行筛选、考核,其中擦写寿命是一项重要的考核指标。阐述了采用集成开发环境及自动化测试机台对CPLD擦写寿命进行验证的不足之处,提出了一种CPLD擦写寿命验证装置的设计,经过实际检验,设计的装置稳定可靠,满足大批量器件的验证需求,提高了CPLD擦写寿命验证的效率。
X
顾小明,肖培磊,唐勇. 一种用于CPLD擦写寿命验证的设计[J]. 电子与封装, 2023, 23(9): 90203-.
GU Xiaoming,XIAO Peilei,TANG Yong. Design for CPLD Program/Erase Cycles Verification[J]. Electronics & Packaging, 2023, 23(9): 90203-.
|
|
数字隔离器的失效分析及解决对策
傅铮翔,李飞
摘要
(
105 )
PDF(1437KB)
(
101
)
可视化
 
某航天电子系统采用的某型号隔离器电路上电时信号传输异常。针对异常点建立故障分析树,对失效电路中的编码芯片、变压器芯片、低压差线性稳压器(LDO)及解码芯片进行失效点定位。通过内部电路的带隙基准(BGR)、误差放大器输出关键节点扎针测试、ATE上电斜率测试、供电电源上电仿真等手段分析出故障电路因存在制造工艺偏差,BGR在低上电斜率时不能正确建立,进而导致LDO输出异常,该类失效可通过加严ATE测试程序进行有效剔除。针对该问题进行了板级测试验证,为电路改版及同类电路设计提供了依据。
X
傅铮翔,李飞. 数字隔离器的失效分析及解决对策[J]. 电子与封装, 2023, 23(9): 90204-.
FU Zhengxiang,LI Fei. Failure Analysis and Solution of Digital Isolators[J]. Electronics & Packaging, 2023, 23(9): 90204-.
|
|
电镀纯锡镀层与钢带结合强度的优化研究*
周杰,胡宇昆
摘要
(
134 )
PDF(1200KB)
(
104
)
可视化
 
电镀工艺被广泛应用于半导体封装测试领域。在电镀纯锡的过程中,传送钢带夹具易出现镀层结合力差的问题,导致锡粉掉落及黏附于产品表面。基于电镀原理综合分析电镀缺陷发生机制及影响因素,分别从活化过程、预浸过程、电镀液成分及电流密度4个方面提出改善镀层与钢带结合强度的途径。结合实际电镀工艺改进案例,提出在活化槽中增加0.3~0.6 V的反向活化直流电压、在预浸过程选取30~50
A的电流、将活化槽液位提高5~10 mm、将电镀电流控制在95~125 A及将锡离子的质量浓度控制在50~80 g/L等改进工艺,可以有效提高镀层与钢带的结合强度。
X
周杰,胡宇昆. 电镀纯锡镀层与钢带结合强度的优化研究*[J]. 电子与封装, 2023, 23(9): 90205-.
ZHOU Jie, HU Yukun. Research on Optimization of Bonding Strength Between Plating Layer and Steel Strip for Electroplating Pure Tin[J]. Electronics & Packaging, 2023, 23(9): 90205-.
|
|
激光烧结纳米铜膏成型线路的清洗工艺研究*
张坤,徐广东,李权震,杨冠南,张昱,崔成强
摘要
(
108 )
PDF(1471KB)
(
143
)
可视化
 
提出一种基于紫外纳秒脉冲激光的纳米铜膏(铜的质量分数为85%)选择性烧结成型线路技术。采用乙醇超声清洗技术对成型线路进行清洗,剥离未烧结区的纳米铜膏。采用质量分数为30%的双氧水和质量分数为5%的硫酸,通过氧化酸洗技术去除热烧结区的纳米铜膏,从而获得纳米铜中心烧结区的成型线路。通过场发射扫描电子显微镜(SEM)和能谱色散型光谱仪(EDS)进行表征,证明清洗后的成型线路表面主要为金属铜,表层的纳米铜颗粒之间完全相融连接。该方法为激光烧结成型线路的清洗提供了参考。
X
张坤,徐广东,李权震,杨冠南,张昱,崔成强. 激光烧结纳米铜膏成型线路的清洗工艺研究*[J]. 电子与封装, 2023, 23(9): 90206-.
ZHANG Kun, XU Guangdong, LI Quanzhen, YANG Guannan,ZHANG Yu, CUI Chengqiang. Research on Cleaning Process of Forming Circuits of Laser Sintering Nano Copper Paste[J]. Electronics & Packaging, 2023, 23(9): 90206-.
|
|
一种超低静态电流ACOT降压转换器
汪东,谢凌寒
摘要
(
115 )
PDF(1172KB)
(
109
)
可视化
 
在可穿戴和物联网等应用领域,电池通常为系统供电。为保证系统能长时间待机,需要电源芯片具有超低待机电流。为降低待机功耗,在空载进入休眠模式时关断大部分电路,仅保留低功耗振荡器(LP_OSC)、电压基准的采样保持电路和低功耗比较器(LP_CMP),待机电流仅为430 nA。为保证良好的负载瞬态响应,设计了自适应恒定导通时间(ACOT)架构。该架构具有瞬态响应好、电流连续模式频率稳定、环路稳定性好等特点。该芯片可提供最大600 mA的负载电流,峰值效率可达96%,在输入电压为5 V、输出电压为3.3 V、带载电流为10 μA时,效率大于80%。
X
汪东,谢凌寒. 一种超低静态电流ACOT降压转换器[J]. 电子与封装, 2023, 23(9): 90301-.
WANG Dong, XIE Linghan. Ultra-Low Quiescent Current ACOT Step Down Converter[J]. Electronics & Packaging, 2023, 23(9): 90301-.
|
|
用于GaN半桥驱动的高可靠欠压锁定电路*
李亮,周德金,黄伟,陈珍海
设计了一种用于GaN栅驱动芯片的高可靠欠压锁定电路,该电路能精确响应并输出保护信号以确保电路安全。欠压锁定采用快速响应的差分比较器电路与电阻分压采样,避免了反馈回路开关噪声引起的电路不稳定问题。在欠压锁定电路中加入电源毛刺检测电路以确保产生稳定可靠的欠压锁定信号。基于CSMC 0.18 μm BCD工艺,完成了电路设计。仿真结果表明,供电电压上升时阈值电压为7.3 V、下降时阈值电压为5.8 V,迟滞量为1.5 V,避免了电路在阈值电压附近反复开启与关断。
X
李亮,周德金,黄伟,陈珍海. 用于GaN半桥驱动的高可靠欠压锁定电路*[J]. 电子与封装, 2023, 23(9): 90302-.
LI Liang, ZHOU Dejin, HUANG Wei, CHEN Zhenhai. High-Reliable Undervoltage Lockout Circuit for GaN Half-Bridge Driver[J]. Electronics & Packaging, 2023, 23(9): 90302-.
|
|
深亚微米SOI工艺高压ESD器件防护设计
朱琪,黄登华,陈彦杰,刘芸含,常红
绝缘体上硅(SOI)工艺具有隔离面积小、隔离性能良好等特点,在功率半导体领域已被广泛采用。基于深亚微米SOI工艺技术节点和100 V以上高压器件的特性,高压静电放电(ESD)器件稳健性弱的问题已成为ESD防护设计的技术难点之一,高压ESD防护器件的选择和设计显得尤为重要。为了提升SOI工艺高压ESD器件的稳健性,结合静电放电时器件的特性和工作性能,对ESD防护器件进行了选择,设计了合适的器件尺寸,获得了良好的ESD能力。运用了该设计的一款驱动MOSFET的控制器电路,通过了4000 V人体模型(HBM)的ESD测试,该设计在SOI工艺高压ESD器件防护稳健性的问题上取得了良好的效果。
X
朱琪,黄登华,陈彦杰,刘芸含,常红. 深亚微米SOI工艺高压ESD器件防护设计[J]. 电子与封装, 2023, 23(9): 90401-.
ZHU Qi, HUANG Denghua, CHEN Yanjie, LIU Yunhan, CHANG Hong. Deep Submicron SOI Process High Voltage ESD Device Protection Design[J]. Electronics & Packaging, 2023, 23(9): 90401-.
|
|
2~6 GHz小型化、高效率GaN功率放大器
刘健,张长城,崔朝探,李天赐,杜鹏搏,曲韩宾
摘要
(
144 )
PDF(1179KB)
(
122
)
可视化
 
基于GaN功率放大器小型化、轻薄化的发展趋势,选用陶瓷方形扁平无引脚(CQFN)管壳封装,设计了一种2~6 GHz宽频带、小尺寸、高效率的功率放大器,并阐述了设计方法和研制过程。随着器件功率密度的不断升高,散热问题成为设计中不可忽略的因素,分别采用热仿真分析及红外热成像测试方法,得到功率放大器芯片的最高温度为198.61 ℃,能满足散热需求。功率放大器尺寸为7.0 mm×7.0 mm×1.2 mm,在连续波测试条件下,漏极电压为28 V,工作频带为2~6 GHz,饱和输出功率大于40.5 dBm,功率增益大于23 dB,功率附加效率大于35%,测试结果均满足实际需求。
X
刘健,张长城,崔朝探,李天赐,杜鹏搏,曲韩宾. 2~6 GHz小型化、高效率GaN功率放大器[J]. 电子与封装, 2023, 23(9): 90402-.
LIU Jian, ZHANG Changcheng, CUI Zhaotan, LI Tianci, DU Pengbo, QU Hanbin. 2-6 GHz Small-Size and High-Efficiency GaN Power Amplifier[J]. Electronics & Packaging, 2023, 23(9): 90402-.
|
|
一种用于生产的GaN HEMT器件空气桥的设计
石浩,王雯洁,付登源,梁宗文,王溯源,张良,章军云
为了解决当前GaN HEMT器件空气桥起桥角度、桥胶高度不稳定且易受后续步骤影响导致桥胶坍塌的问题,通过分别改变光刻胶定型桥的烘胶温度、烘胶时间以及曝光过程中的曝光焦距,观察不同条件下光刻胶定型桥桥胶的形貌和参数,选择最优的光刻胶定型桥的制作方法。并将最优烘胶温度、最优烘胶时间以及最优曝光条件整合,设计了一种适用于生产的拱形空气桥制作方法,得到了具有良好拱形且表面光滑的高质量、稳定且适合生产的空气桥。
X
石浩,王雯洁,付登源,梁宗文,王溯源,张良,章军云. 一种用于生产的GaN HEMT器件空气桥的设计[J]. 电子与封装, 2023, 23(9): 90403-.
SHI Hao, WANG Wenjie, FU Dengyuan, LIANG Zongwen, WANG Suyuan, ZHANG Liang, ZHANG Junyun. Design of an Air Bridge for Fabrication of GaN HEMT Devices[J]. Electronics & Packaging, 2023, 23(9): 90403-.
|
|
SiC MOSFET栅极漏电流传输机制研究*
鹿存莉,谈威,季颖,赵琳娜,顾晓峰
摘要
(
198 )
PDF(1222KB)
(
221
)
可视化
 
通过拟合变温电流-电压试验数据,研究了SiCMOSFET的正向和反向栅极漏电流传输机制。1)正向和反向高偏压下的栅电流由FN(Fowler-Nordheim)隧穿机制主导,得到SiC/SiO2界面的电子势垒高度范围分别为2.58~2.69 eV和3.02~3.26 eV。2)正向高偏压下,栅电流随温度的升高而逐渐增大的原因可解释为,当温度升高时原子围绕其平衡点做随机运动,即鞍点的高度开始波动,由于FN隧穿模型中电流密度和势垒高度的指数关系,势垒高度降低时电流密度的增加趋势远大于势垒高度升高时电流密度的减少趋势,因此随着温度升高,栅电流逐渐增大,平均势垒高度降低。3)反向高偏压下,由于碰撞电离产生了大量的电子-空穴对,注入到结型场效应晶体管(JFET)区栅极氧化物中的空穴浓度增大,势垒高度进一步降低,因此反向高偏压下势垒高度随温度升高下降的速度更快。
X
鹿存莉,谈威,季颖,赵琳娜,顾晓峰. SiC MOSFET栅极漏电流传输机制研究*[J]. 电子与封装, 2023, 23(9): 90404-.
LU Cunli, TAN Wei, JI Ying,ZHAO Linna, GU Xiaofeng. Research on the Gate Leakage Current Transport Mechanisms of SiC MOSFET[J]. Electronics & Packaging, 2023, 23(9): 90404-.
|
|
光伏二极管应用可靠性建模与评价研究
张俊,程佳,林子群,徐延伸
结合光伏二极管的应用环境,分析其工作寿命周期、应力分布和应用环境对光伏二极管的影响,建立了更为实际的应用可靠性模型。设计了针对性的加速应力试验,结合性能退化试验数据和失效阈值推定出伪失效寿命,根据伪失效寿命、分布假设和拟合优度检验评估了加速应力条件下的寿命分布参数。通过各应力适用的加速模型进行了试验应力和工作应力的折算,评估出光伏二极管应用的可靠性模型参数,完成了应用可靠性评价。该方法在传统评价方法的基础上引入了工作应力分布的权重因子,进一步完善了光伏二极管的应用可靠性模型,可为类似器件的可靠性评价提供技术参考。
X
张俊,程佳,林子群,徐延伸. 光伏二极管应用可靠性建模与评价研究[J]. 电子与封装, 2023, 23(9): 90405-.
ZHANG Jun, CHENG Jia, LIN Ziqun, XU Yanshen. Research on Reliability Modeling and Evaluation of Photovoltaic Diode Applications[J]. Electronics & Packaging, 2023, 23(9): 90405-.
|
|
一种低填充-高热导/屏蔽效能石墨烯泡沫封装材料
童国秀,范宝新,邢露,杨凯霞,杨怡均,周凡洁
X
童国秀,范宝新,邢露,杨凯霞,杨怡均,周凡洁. 一种低填充-高热导/屏蔽效能石墨烯泡沫封装材料[J]. 电子与封装, 2023, 23(9): 90601-.
|
|