电子与封装

2018年第18卷第2期 pp.1 -8

李碧姗，王昭，董妮. IGBT结构设计发展与展望[J]. 电子与封装, 2018, 18(2): 1-8.

LI Bishan,WANG Zhao,DONG Ni. Development and Perspective of IGBT Structural Design[J]. Electronics and Packaging, 2018, 18(2): 1-8.

封装、组装与测试

Select

基于微型焊球的高密度叠层自适应封装技术

邱钊

doi:10.16257/j.cnki.1681-1070.2018.0013

摘要 ( 129 )

HTML ( 8 )

PDF(1356KB) ( 174 )

为了有效解决Ka频段信号在多层高密度叠层基板之间传输处理过程中的电气互联瓶颈问题，通过采用微型焊球在层间实现信号的垂直互联和支撑连接的方法，同时实现高密度叠层自适应封装，完成了一个高密度集成的小型化毫米波SIP低传输损耗模块的制作。对工作在Ka频段基于微型焊球的高密度叠层自适应封装的设计、制造工艺过程进行了深入研究，开拓了高密度叠层自适应封装微型焊球塌陷率精准控制工艺，基于微型焊球垂直互联以及电磁隔离的设计、SIW滤波器内埋、高密度多层基板焊接工艺等。

参考文献 |

2018年第18卷第2期 pp.9 -12

邱钊. 基于微型焊球的高密度叠层自适应封装技术[J]. 电子与封装, 2018, 18(2): 9-12.

QIU Zhao. High Density Stacked Adaptive Packaging Technology Based on Micro Solder Ball[J]. Electronics and Packaging, 2018, 18(2): 9-12.

Select

钉头法倒装焊技术在声表面波器件生产中的应用

马杰

doi:10.16257/j.cnki.1681-1070.2018.0014

摘要 ( 121 )

HTML ( 6 )

PDF(910KB) ( 136 )

简单介绍了集成电路采用的封装形式，对钉头法倒装焊技术在声表面波器件中的应用和发展趋势进行了简单分析。详细介绍了倒装焊技术在声表面波器件生产中的应用方法，对比了线焊技术和倒装焊技术的差异，介绍了倒装焊技术的优点。简单介绍了倒装焊技术的整体流程，对生产过程中的每道关键工序做了详细的描述，并对产品后期的失效形式做了简要分析。

参考文献 |

2018年第18卷第2期 pp.13 -15

马杰. 钉头法倒装焊技术在声表面波器件生产中的应用[J]. 电子与封装, 2018, 18(2): 13-15.

MA Jie. The Flip Chip Bonded Technology in Surface Acoustic Wave Components in Production of the Application[J]. Electronics and Packaging, 2018, 18(2): 13-15.

Select

基于共享平台的无源互调测量系统研究

夏永平，魏斌，谢亚运

doi:10.16257/j.cnki.1681-1070.2018.0015

摘要 ( 107 )

HTML ( 3 )

PDF(967KB) ( 116 )

在矢量网络分析仪共享平台之上设计无源互调测量系统。以矢量网络分析仪为共享平台，并与双工器、合路器等无源器件相结合，将功率放大器、双工器、合路器、矢量网络分析仪等集成测试装置。在此基础上，设计并搭建了互调测量系统。实验测试表明，自身互调测量达到≤-168 dBc@2×43 dBm。该系统具备很高的测量精度，充分利用现有资源，打造共享平台，实现多功能测试，并在系统集成上具有很好的扩展性与稳定性。

参考文献 |

2018年第18卷第2期 pp.16 -19

夏永平，魏斌，谢亚运. 基于共享平台的无源互调测量系统研究[J]. 电子与封装, 2018, 18(2): 16-19.

XIA Yongping,WEI Bin,XIE Yayun. Research of Passive Inter-Modulation Testing Using Sharing Platform[J]. Electronics and Packaging, 2018, 18(2): 16-19.

Select

一种看门狗溢出时间的测试方法

王征宇¹，章少云²

doi:10.16257/j.cnki.1681-1070.2018.0016

摘要 ( 146 )

HTML ( 4 )

PDF(1434KB) ( 87 )

看门狗计时器（WDT，Watch Dog Timer）是微处理器的重要组成部分。对WDT的一项关键参数指标——溢出时间进行评价，常规的ATE测试方式是采用功能测试方法，无法满足精确测量的技术要求。文中以MAXIM公司的MAX690为例，介绍了一种基于Teradyne公司J750EX测试系统的DSIO模块对其进行精准评价的方法，以满足所有内置WDT结构的器件对此项指标进行准确考核的要求。

参考文献 |

2018年第18卷第2期 pp.20 -23

王征宇¹，章少云². 一种看门狗溢出时间的测试方法[J]. 电子与封装, 2018, 18(2): 20-23.

WANG Zhengyu¹,ZHANG Shaoyun². A Way for Testing Watch Dog Timeout Period[J]. Electronics and Packaging, 2018, 18(2): 20-23.

电路设计

Select

基于改进Scaling-Free CORDIC算法的DDS

杨强，高博，龚敏

doi:10.16257/j.cnki.1681-1070.2018.0017

摘要 ( 153 )

HTML ( 5 )

PDF(1190KB) ( 90 )

直接数字频率合成器（Direct Digital Synthesizer，DDS）在现代数字通信系统中有非常重要的应用。基于CORDIC算法的DDS在高速、高精度信号源领域已得到广泛应用，但传统的CORDIC算法存在迭代次数多、硬件消耗资源大、缩放因子补偿误差等问题。文章提出固定角度的传统迭代预旋转和分段双步SF(Scaling-Free)CORDIC算法旋转方式，有效减少了算法的迭代次数，并且采用区间映射将收敛区间扩展到[0，2π]。结果表明，该算法在保持高计算精度的同时减少了迭代次数和面积消耗。基于此算法的DDS产生的正交信号具有精度高、噪声低、线性度好等优点。

参考文献 |

2018年第18卷第2期 pp.24 -28

杨强，高博，龚敏. 基于改进Scaling-Free CORDIC算法的DDS[J]. 电子与封装, 2018, 18(2): 24-28.

YANG Qiang, GAO Bo, GONG Min. DDS Based on Improved Scaling-Free CORDIC Algorithm[J]. Electronics and Packaging, 2018, 18(2): 24-28.

Select

一种基于旋变电机控制的正余弦乘法器设计

刘太广，朱晓宇，苗韵

doi:10.16257/j.cnki.1681-1070.2018.0018

摘要 ( 191 )

HTML ( 2 )

PDF(1353KB) ( 88 )

在旋变电机控制系统中，经常会用到三角函数变换，此时正余弦乘法器便是必不可少的模块。为提高电机控制电路的速度与精度，将电机信号的模拟量带入系统进行分析控制。文中对电机系统、ΣΔ采样、常规ROM查找表算法等进行了深入分析，完成了一种正余弦乘法器的设计，其乘数是电机信号经过ΣΔ采样处理的数字信号，被乘数是常规ROM查找表算法的正余弦信号。在实验室使用硬件描述语言实现电路并验证电路功能，使此乘法器结构更加具体清晰，在电机控制电路集成中具有一定优势。

参考文献 |

2018年第18卷第2期 pp.29 -31

刘太广，朱晓宇，苗韵. 一种基于旋变电机控制的正余弦乘法器设计[J]. 电子与封装, 2018, 18(2): 29-31.

LIU Taiguang,ZHU Xiaoyu，MIAO Yun. A Design of SIN/COS Multiplication on the Basic of the Resolver Control System[J]. Electronics and Packaging, 2018, 18(2): 29-31.

Select

FPGA开关盒数学模型的研究

刘沛文^1,2，付宇卓¹，董宜平²

doi:10.16257/j.cnki.1681-1070.2018.0019

摘要 ( 102 )

HTML ( 2 )

PDF(1288KB) ( 146 )

基于图论的数学理论，对Xilinx公司主流产品之一的XC5VSX95T中的开关盒进行分析，提出一种分层建模的概念，并对开关盒的pips进行分类再分析，最后用C语言对其进行定义和描述。将开关盒模型加入XC5VSX95T的互连模型中并导入计算机，通过搜索算法求取测试路径。经过软件检查和测试，所得到的开关盒模型能够满足软件的DRC规则，并通过软件的编译。研究得出的开关盒模型能够准确描述XC5VSX95T中的开关盒互连关系，提高计算机自动布线和布线资源测试的效率。

参考文献 |

2018年第18卷第2期 pp.32 -36

刘沛文^1,2，付宇卓¹，董宜平². FPGA开关盒数学模型的研究[J]. 电子与封装, 2018, 18(2): 32-36.

LIU Peiwen^1,2,FU Yuzhuo¹,DONG Yiping². Research of Math Module of Switch Matrixin FPGA[J]. Electronics and Packaging, 2018, 18(2): 32-36.

Select

基于FPGA的HD-SDI转HDMI接口设计与实现

付强，杨文豪，倪文龙

doi:10.16257/j.cnki.1681-1070.2018.0020

摘要 ( 148 )

HTML ( 3 )

PDF(833KB) ( 132 )

基于安防、监控行业的需求，提出了一种基于FPGA的HD-SDI转HDMI接口的设计，并详细介绍了实现过程。FPGA对多路HD-SDI高清视频信号进行接收后，在2片DDR4中完成多路视频数据的乒乓缓存，最后选通其中1路输入视频转换为HDMI接口输出。经验证，结果满足设计要求，且该方案具有成本低、灵活性高的优点。

参考文献 |

2018年第18卷第2期 pp.37 -39

付强，杨文豪，倪文龙. 基于FPGA的HD-SDI转HDMI接口设计与实现[J]. 电子与封装, 2018, 18(2): 37-39.

FU Qiang,YANG Wenhao,NI Wenlong. Design and Implementation of HD-SDI to HDMI Interface Based on FPGA[J]. Electronics and Packaging, 2018, 18(2): 37-39.

Select

一种SoC低功耗模式设计与实现

史兴强，范学仕

doi:10.16257/j.cnki.1681-1070.2018.0021

摘要 ( 262 )

HTML ( 15 )

PDF(1489KB) ( 136 )

为降低芯片功耗，提升性能，从系统级、结构级和RTL级3个层次提出了一种片上系统（System on Chip，SoC）芯片的低功耗设计方法，并在样片中得以验证。在系统级层面，根据SoC芯片的不同工作场合，在正常运行模式的基础之上，设计了睡眠、停止和待机3种低功耗模式。在结构级层面，将整个芯片划分为V_DD、V_DDA和V_BAT 3个电压域，以降低系统功耗。在RTL级，针对不同的模式切换，设计了时钟管理技术，实现了对不同模式下不同时钟的控制。仿真和实验结果证明了设计的合理性，实测数据表明，睡眠模式最多降低59.1%的功耗，停止和待机模式降低了3～4个数量级。

参考文献 |