一种SoC低功耗模式设计与实现

doi:10.16257/j.cnki.1681-1070.2018.0021

电子与封装 ›› 2018, Vol. 18 ›› Issue (2): 40 -45. doi: 10.16257/j.cnki.1681-1070.2018.0021

一种SoC低功耗模式设计与实现

史兴强，范学仕

中科芯集成电路股份有限公司，江苏无锡 214072

收稿日期:2017-10-24 出版日期:2018-02-20 发布日期:2018-02-20
作者简介:史兴强（1976—），男，江苏宜兴人，本科学历，1999年毕业于南京理工大学电子工程专业，高级工程师，现从事SoC数字设计及低功耗技术研究。

The Design and Implementation for Low Power Mode on SoC

SHI Xingqiang,FAN Xueshi

China Key System Co,Ltd,Wuxi 214072,China

Received:2017-10-24 Online:2018-02-20 Published:2018-02-20

摘要/Abstract

摘要： 为降低芯片功耗，提升性能，从系统级、结构级和RTL级3个层次提出了一种片上系统（System on Chip，SoC）芯片的低功耗设计方法，并在样片中得以验证。在系统级层面，根据SoC芯片的不同工作场合，在正常运行模式的基础之上，设计了睡眠、停止和待机3种低功耗模式。在结构级层面，将整个芯片划分为V_DD、V_DDA和V_BAT 3个电压域，以降低系统功耗。在RTL级，针对不同的模式切换，设计了时钟管理技术，实现了对不同模式下不同时钟的控制。仿真和实验结果证明了设计的合理性，实测数据表明，睡眠模式最多降低59.1%的功耗，停止和待机模式降低了3～4个数量级。

关键词: SoC, 低功耗, 睡眠模式

Abstract: For the sake of reducing power consumption and improving system performance,an low power design method for SoC is presented in this paper in the views of system level,structure level and RTL level which has been confirmed in an example wafer.Taking various working conditions into consideration,the sleep mode and standby mode are designed according to operating principle in run mode.In order to optimize power consumption,this whole system power is provided by 3 kind of voltages,V_DD,V_DDA and V_BAT.Besides,a clock management technology is proposed to accomplish switch of different clocks among various modes in RTL level.The simulation and experiment results shows that the power-consume in low power mode is decreased 59.1%at most.In addition,the consumptions in stop mode and standby mode are reduced about 3～4 order of magnitude.

Key words: SoC, low power, sleep mode

中图分类号:

TN402

史兴强，范学仕. 一种SoC低功耗模式设计与实现[J]. 电子与封装, 2018, 18(2): 40 -45.

SHI Xingqiang,FAN Xueshi. The Design and Implementation for Low Power Mode on SoC[J]. Electronics & Packaging, 2018, 18(2): 40 -45.

参考文献

[1]Kaushik Roy,Sharat Prasad.Low Power CMOS VLSI Circuit Design[M].New York:A Wiley Interscience Publication,2000:5-43.
[2]Hung W L,Link G M,et al.Temperature-aware Voltage Islands Architecting in System on Chip Design[C].IEEE International Conference on Computer Design:VLSI in Computer and Processors,2005:689-694.
[3]卜爱国.嵌入式系统动态低功耗设计策略的研究[D].南京:东南大学,2006:28.
[4]Chalamala B R.Portable Electronics and The Widening Gap[J].Proceedings of the IEEE,2007,95(11):2106-2107.
[5]储著飞.低功耗SoC设计关键技术研究[D].宁波:宁波大学,2014:15.
[6]莫东杰,熊晓明.一种低功耗SoC的动态时钟控制技术的应用[J].中国集成电路,2016,205(4):19-25.
[7]Zhiguo Y,Jinghe W.Low Power Design and Implementation for A SoC[C].IC SICT 2008,9th International Conference on IEEE,2008:2184-2187.
[8]Benini L,Bogliolo A.A Survey of Design Techniques for System-level Dynamic Power Management[C].IEEE Trans on VLSI,2000:299-316.
[9]Chandrakasan A P,Srivastava M B,et al.Energy Efficient Programmable Computation[C].Proceedings of International Conference on VLSI Design,Calcutta,India,1994:261-264.
[10]Ren Zhiyuan,krogh B,et al.Hierarchical Adaptive Dynamic Power Management[C].Design,Automation and Test in Europe Conference and Exhibition Volume,Paris,France,2004:136-141.
[11]Monhanty S P,Ranganathan N,et al.Data Path Scheduling Using Dynamic Frequency Clocking[C].IEEE Computer Society Annual Symposium on VLSI,Pittsburgh,Pennsylvania,2002:58-63.
[12]Lekatsas H,Henkel J,et al.Arithmetic Coding for Low Power Embedded System Design[C].Data Compression Conference,Snowbird,Utah,2000:430-439.
[13]Pant P,Vivek D,et al.Device Circuit Optimization for Minimal Energy and Power Consumption in CMOS Random Logic Networks[C].Design Automation Conference,Las Vegas,1997:403-408.
[14]Qi Wang,Vrudhula S.Algorithms for Minimizing Standby Power in Deep Sub-micrometer,Dual-Vt CMOS Circuits[J].Computer-Aided Design of Integrated Circuits and Systems,2002,21(3):306-318.

[1]	林健,姜黎. 基于时钟的低功耗动态管理方法研究[J]. 电子与封装, 2024, 24(5): 50303-.
[2]	苏皇滨,林伟,林伟峰. 一种可暂停的低功耗DMA控制器设计及验证[J]. 电子与封装, 2024, 24(3): 30302-.
[3]	朱培敏;兰亚峰. 一个帧可控通用LCD驱动电路的设计[J]. 电子与封装, 2023, 23(7): 70301-.
[4]	王思远;李琨;叶明远;张涛. 一种低功耗16 bit逐次逼近型ADC的设计[J]. 电子与封装, 2023, 23(5): 50305-.
[5]	倪城,王毅炜,杨定坤. 一种应用于Sub-6G的宽带低功耗低噪声放大器^*[J]. 电子与封装, 2023, 23(12): 120302-.
[6]	季振凯,杨茂林,于治. 基于16 nm FinFET工艺FPGA的低功耗PCIe Gen3性能研究[J]. 电子与封装, 2023, 23(11): 110204-.
[7]	周旺,李一男,陈风凉,沈鑫,王留所. 适用于EEPROM的宽工作条件LDO设计[J]. 电子与封装, 2023, 23(11): 110302-.
[8]	史良俊;袁敏民. 超低功耗复位电路设计[J]. 电子与封装, 2022, 22(7): 70301-.
[9]	赵晓松;顾祥;张庆东;吴建伟;洪根深. 全耗尽绝缘层上硅技术及生态环境简介[J]. 电子与封装, 2022, 22(6): 60501-.
[10]	胡庆成;吴建东;万璐绪. 一种低功耗高速率宽电平范围的电平转换单元[J]. 电子与封装, 2022, 22(3): 30305-.
[11]	陈天昊, 李富华, 马志寅. 一种新型高精度低功耗的张弛振荡器设计[J]. 电子与封装, 2022, 22(3): 30306-.
[12]	徐凯英;丁宁;孔祥艺;黄立朝. 一种低功耗多模式AB类音频放大器的设计[J]. 电子与封装, 2022, 22(11): 110305-.
[13]	高营;刘德;鞠虎. 基于开源处理器Rocket的异构SoC设计与验证[J]. 电子与封装, 2021, 21(3): 30305-.
[14]	黄祥林, 李富华, 宋爱武. 一种低功耗无运放结构的基准电压源设计[J]. 电子与封装, 2021, 21(11): 110303-.
[15]	杨芳. 双路隔离CAN驱动器微系统[J]. 电子与封装, 2020, 20(9): 90404-.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

一种SoC低功耗模式设计与实现

The Design and Implementation for Low Power Mode on SoC

RichHTML

PDF

可视化

被引次数

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 15

编辑推荐

Metrics

本文评价