应用于高精度模数转换器的乘法数模单元模块研究*

doi:10.16257/j.cnki.1681-1070.2022.0415

电子与封装 ›› 2022, Vol. 22 ›› Issue (4): 040305 . doi: 10.16257/j.cnki.1681-1070.2022.0415

应用于高精度模数转换器的乘法数模单元模块研究^*

邵杰¹;唐路^1,2

1. 东南大学微电子学院，南京 ?210096；2. 东南大学信息科学与工程学院，南京 ?210096

收稿日期:2021-12-02 出版日期:2022-04-25 发布日期:2022-02-21
作者简介:邵杰（1997—），男，江苏如皋人，硕士研究生，现从事数模混合集成电路研究。

Research on Multiplying Digital-to-Analog Converter for HighPrecisionAnalog-To-Digital Converter

SHAO Jie¹, TANG Lu^1,2

1. School of Microelectronics, SoutheastUniversity, Nanjing 210096, China;

Received:2021-12-02 Online:2022-04-25 Published:2022-02-21

摘要/Abstract

摘要： 提出了一种应用于18 bits 20 MS/s无采保结构（SHA-Less）高精度流水线型（Pipeline）模数转换器（Analog-to-Digital Converter, ADC）的乘法数模单元（Multiplying Digital-to-Analog Converter, MDAC）。从减小电路动态、静态误差以及系统噪声的角度，介绍了高性能MDAC电路的设计方法。使用0.18 μm CMOS工艺实现电路版图，并用Spectre和Calibre进行后仿验证。在室温条件下，输入5 MHz正弦波信号，采样频率为20 MHz对设计的MDAC电路进行后端仿真并进行快速傅里叶变换（Fast Fourier Transform, FFT）处理，结果显示信噪比（Signal Noise Ratio, SNR）为87.32 dB，有效位数（Effective Number of Bits, ENOB）为13.97 bits，无杂散动态范围（Spurious Free Dynamic Range, SFDR）为90.53 dBc，总谐波失真（Total Harmonic Distortion, THD）为－90.74 dB。

关键词: 高精度, 流水线型模数转换器, 乘法数模单元

Abstract: A multiplying digital-to-analog converter (MDAC) for 18 bits 20 MS/s SHA-less high precision pipeline analog-to-digital converter (ADC) is proposed. In order to reduce dynamic errors, static errors and system noise, the design method of high performance switching capacitor circuit is introduced. The circuit layout is realized using 0.18 μm CMOS process and verified by Spectre and Calibre. At room temperature, the MDAC circuit is simulated and processed by FFT at the back end with input of 5 MHz sine wave signal and sampling frequency of 20 MHz. The results show that the signal noise ratio (SNR) is 87.32 dB, the effective number of bits (ENOB) is 13.97 bits, the spurious free dynamic range (SFDR) is 90.53 dBc and the total harmonic distortion (THD) is－90.74 dB.

Key words: highprecision, pipelinedanalog-to-digitalconverter, multiplyingdigital-to-analogconverter

中图分类号:

TN432

邵杰;唐路. 应用于高精度模数转换器的乘法数模单元模块研究^*[J]. 电子与封装, 2022, 22(4): 040305 .

SHAO Jie, TANG Lu. Research on Multiplying Digital-to-Analog Converter for HighPrecisionAnalog-To-Digital Converter[J]. Electronics & Packaging, 2022, 22(4): 040305 .

参考文献

[1] RAZAVI B. A tale of two ADCs: Pipelined versus SAR[J]. IEEE Solid-State Circuits Magazine, 2015, 7(3): 38-46.
[2] 佛朗哥·马洛贝蒂. 数据转换器[M]. 程军，陈贵灿，译. 西安：西安交通大学出版社, 2013.
[3] CLINE D W, GRAY P R. A power optimized 13-b 5 M samples/s pipelined analog-to-digital converter in 1.2 μm CMOS[J]. IEEE Journal of Solid-State Circuits, 1996, 31(3): 294-303.
[4] MURMANN B. Thermal noise in track-and-hold circuits: Analysis and simulation techniques[J]. Solid-State Circuits Magazine, IEEE, 2012, 4(2): 46-54.
[5] WEGMANN G, VITTOZ E A, RAHALI F. Charge injection in analog MOS switches[J]. IEEE Journal of Solid-State Circuits, 1987, 22(6): 1091-1097.
[6] CHIU Y. High-performance pipeline A/D converter design in deep-submicron CMOS[D]. Berkeley: University of California, 2004.
[7] DASTGHEIB A, MURMANN B. Calculation of total integrated noise in analog circuits[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2008, 55(10): 2988-2993.
[8] KAMATH B Y, MEYER R G, GRAY P R. Relationship between frequency response and settling time of operational amplifiers[J]. IEEE Journal of Solid-State Circuits, 1974, 9(6):347-352.
[9] ZABRODA O, MURMANN B. Eliminating complex conjugate poles in two-stage operational amplifiers with current buffer Miller compensation[J]. Analog Integrated Circuits and Signal Processing, 2014, 81(2): 361-365.
[10] 赵磊. 16位高速CMOS流水线模数转换器关键技术研究[D]. 西安：西安电子科技大学, 2013.
[11] 李天柱. 16位100 MS/s无采保流水线ADC的研究与设计[D]. 西安：电子科技大学, 2014.
[12] 陈贇. 高速高精度流水线ADC设计与研究[D]. 上海：上海交通大学, 2015.
[13] 过良. 16位125 MS/s超低功耗A/D转换器关键技术研究[D]. 西安：西安电子科技大学, 2017.

最新录用说明：
此版本为经同行评议被本刊正式录用的文章。其内容、版式可能与正式出版（印刷版）稍有差异，正式出版后此版本会更新，请以正式出版版本为准。本文已确定卷期、页码以及DOI，可以根据DOI引用。
本文尚未正式出版，未经许可，不得转载。

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

应用于高精度模数转换器的乘法数模单元模块研究^*

Research on Multiplying Digital-to-Analog Converter for HighPrecisionAnalog-To-Digital Converter

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 11

编辑推荐

Metrics

本文评价

[1]	石宁;李逸玚;沈坚;任罗伟. 高速运算放大器低失调输入级的设计[J]. 电子与封装, 2023, 23(5): 50301-.
[2]	陈天昊, 李富华, 马志寅. 一种新型高精度低功耗的张弛振荡器设计[J]. 电子与封装, 2022, 22(3): 30306-.
[3]	蒋乐;王坤;周宏健;周睿涛;李光超. 17~21 GHz 6 bit高精度数字移相器的设计[J]. 电子与封装, 2022, 22(12): 120302-.
[4]	胥珂铭;高博;龚敏. Sigma-Delta模数转换器的三级数字抽取滤波器设计[J]. 电子与封装, 2021, 21(9): 90301-.
[5]	陈恒江;潘福跃;周德金;何宁业;陈珍海. 用于GaN HEMT栅驱动芯片的高精度欠压保护电路^*[J]. 电子与封装, 2021, 21(12): 0-.
[6]	张键;尹志强;杨晓刚. 适用于MCU的低功耗、高精度RC振荡电路[J]. 电子与封装, 2020, 20(11): 110301-.
[7]	饶喜冰，李　良，代高峰. 一种高精度振荡电路设计[J]. 电子与封装, 2019, 19(3): 14-17.
[8]	邓玉清，葛兴杰，宣志斌. 一种高精度RC振荡器的设计[J]. 电子与封装, 2019, 19(1): 28-31.
[9]	谭　萍，高　博，龚　敏，赵　新，钱　正，王堋钰. 一种12位84 dB无杂散动态范围的高精度低功耗SAR ADC[J]. 电子与封装, 2018, 18(7): 16-21.
[10]	程法勇，刘继光. 高精度基准电压测试技术研究[J]. 电子与封装, 2018, 18(11): 15-17.
[11]	赵海，谢兴华，孙洋. 一种适用于超低功耗MCU的振荡器设计[J]. 电子与封装, 2017, 17(10): 17-20.