多重场限环型终端结构的优化设计*

doi:10.16257/j.cnki.1681-1070.2023.0006

电子与封装 ›› 2023, Vol. 23 ›› Issue (2): 020402 . doi: 10.16257/j.cnki.1681-1070.2023.0006

多重场限环型终端结构的优化设计^*

卓宁泽;赖信彰;于世珩

江苏长晶科技股份有限公司，南京 210000

收稿日期:2022-07-19 发布日期:2023-02-23
作者简介:卓宁泽（1989—），男，江苏南京人，博士，高级工程师，主要研究方向为功率半导体器件设计及制造。

Optimum Design of Multi-Field Limiting Ring TerminationStructure

ZHUO Ningze, LAI Hsinchang, YU Shihheng

Jiangsu Changjing Electronic Technology Co., Ltd., Nanjing 210000,China

Received:2022-07-19 Published:2023-02-23

摘要/Abstract

摘要： 开展了硅基金属氧化物场效应晶体管用多重场限环型终端结构的优化设计工作。研究了体区注入剂量、场限环宽度、主结宽度对击穿电压的影响规律，并对其机理进行了分析。通过仿真获得了器件内部的电场、电势和碰撞电离率分布。通过逐步优化获得了最终结构和工艺参数，体区注入剂量为1.3×10¹³cm^?3，场限环宽度为1.5 μm，主结宽度为11 μm，对应终端击穿电压为106 V。实验开版流片获得的器件击穿电压为105.6 V，良率达到98.65%。

关键词: 场限环, 终端结构, 硅基金属氧化物场效应晶体管, 击穿电压

Abstract: The optimum design of the multi-field limiting ring termination structure for the silicon-based metal-oxide-semiconductor field-effect transistor is carried out. The influences of the body dose, the field limiting ring width, and the main junction width on the breakdown voltage are studied, and the mechanisms are analyzed. The distributions of electric field, potential and impact ionization rate in the device are obtained by simulation. Through gradual optimization, final structure and process parameters are obtained. The body dose is 1.3×10¹³ cm^?3, field limiting ring width is 1.5 μm, main junction width is 11 μm, and final breakdown voltage is 106 V. The breakdown voltage of the device obtained through the experimental tape-out is 105.6 V, and the yield reaches 98.65%.

Key words: field limiting ring, termination structure, silicon-based metal-oxide-semiconductor field-effect transistor, breakdown voltage

中图分类号:

TN386.1

卓宁泽;赖信彰;于世珩. 多重场限环型终端结构的优化设计^*[J]. 电子与封装, 2023, 23(2): 020402 .

ZHUO Ningze, LAI Hsinchang, YU Shihheng. Optimum Design of Multi-Field Limiting Ring TerminationStructure[J]. Electronics & Packaging, 2023, 23(2): 020402 .

参考文献

[1] BALIGA B J. Fundamentals of power semiconductor devices[M]. Raleigh: Springer, 2008: 3-22.
[2] BALIGA B J. Advanced power MOSFET concepts[M]. Raleigh: Springer, 2010: 1-43.
[3] 褚华斌, 钟小刚, 吴志伟, 等. 功率MOSFET的研究与进展[J]. 半导体技术, 2011, 36(5): 363-367.
[4] HAN K J, KANALE A, BALIGA B J, et al. Demonstration of superior static, dynamic, and short-circuit performance of 1.2 kV 4H-SiC split-gate octagonal cell MOSFETs compared with linear, square, and hexagonal topologies[J]. Materials Science Forum, 2020, 1004: 783-788.
[5] ZHANG J P, CHEN Z X, TU Y Y, et al. A novel SiC asymmetric cell trench MOSFET with split gate and integrated JBS diode[J]. IEEE Journal of the Electron Devices Society, 2021, 9: 713-721.
[6] 刘好龙, 周博. 一种900 V大功率MOSFET的工艺仿真设计[J]. 微处理机, 2021, 42(2): 14-17.
[7] YANG T T, WANG Y, YUE R F. SiC trench MOSFET with reduced switching loss and increased short-circuit capability[J]. IEEE Transactions on Electron Devices, 2020, 67(9): 3685-3690.
[8] 陈利, 李开航, 郭东辉. 高压功率MOSFET结终端保护技术及其组合优化设计[J]. 现代电子技术, 2006, 29(11): 71-78.
[9] LI Q, BAO T T, LI H O, et al. Uniform shallow trenches termination design for high-voltage VDMOS transistor[J]. Electronics Letters, 2020, 56(2): 104-105.
[10] WANG Z K, QIAO M, FANG D, et al. Investigation of breakdown voltage degradation in low-voltage narrow gate trench MOSFET by edge termination optimization[J]. Semiconductor Science and Technology, 2021, 36(11): 115014.
[11] 赵磊, 冯全源. VDMOS横向变掺杂终端的优化与设计[J]. 电子元件与材料, 2018, 37(9): 53-56.
[12] 刘岳巍, 杨瑞霞, 张志国, 等. 一种高结终端效率1700 V/10 A SiC功率MOSFET[J]. 半导体技术, 2020, 45(9): 685-689.
[13] 何进, 张兴. 场限环结构电压和边界峰值电场分布及环间距优化[J]. 固体电子学研究与进展, 2003, 23(2): 164-169.

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

多重场限环型终端结构的优化设计^*

Optimum Design of Multi-Field Limiting Ring TerminationStructure

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 12

编辑推荐

Metrics

本文评价

[1]	孙培元;孙立杰;薛哲;佘晓亮;韩若麟;吴宇薇;王来利;张峰. 高压SiC MOSFET研究现状与展望[J]. 电子与封装, 2023, 23(1): 10111-.
[2]	周淼, 汤亮, 何逸涛, 陈辰, 周锌. 一种部分超结型薄层SOI LIGBT器件的研究^*[J]. 电子与封装, 2022, 22(9): 90403-.
[3]	潘福跃;张明新;曹利超;刘佰清;洪根深;张海良;刘国柱. ONO反熔丝器件可编程特性研究[J]. 电子与封装, 2021, 21(7): 70404-.
[4]	李怡，乔明. 700 V超低比导通电阻的LDMOS器件[J]. 电子与封装, 2020, 20(8): 80401-.
[5]	敖国军，廖小平，杨兵. 磁耦数字隔离器陶瓷封装技术研究[J]. 电子与封装, 2020, 20(8): 80202-.
[6]	孟培培,乔明. 一种250 V高动态阻抗恒流器件优化设计[J]. 电子与封装, 2020, 20(6): 60401-.
[7]	马阔,乔明,周锌,王卓. 高压SOI pLDMOS器件电离辐射总剂量效应研究[J]. 电子与封装, 2020, 20(6): 60403-.
[8]	何林蓉,乔明. 基于双极载流子导电的新型恒流器件[J]. 电子与封装, 2020, 20(5): 50403-.
[9]	陈正才;黄龙;彭时秋. 5 V双向TVS器件击穿电压对称性分析与优化设计[J]. 电子与封装, 2020, 20(10): 100404-.
[10]	杨昆;乔明;何俊卿;王睿. 横向超结器件耐压与比导的优值仿真与实验验证[J]. 电子与封装, 2020, 20(10): 100401-.
[11]	莫洪强,秦会斌,毛祥根. 纳米级无机粒子对环氧树脂胶黏剂击穿电压的影响[J]. 电子与封装, 2016, 16(6): 17-20.
[12]	李　宏. 1200 V IGBT的性能优化[J]. 电子与封装, 2016, 16(11): 44-47.