|
|
电子封装用硅铝合金激光气密焊接研究
徐 骁，刘 艳，陈洁民，程 凯
对电子封装用硅铝合金焊接材料的裂纹产生机理进行简要的分析。针对其焊接后极易开裂的现象，通过对硅铝合金的激光焊接工艺参数和焊接结构进行优化，获得漏率R1小于5×10-9Pa·m3/s （He）的封装器件。气密性成品率高于95%，且通过按GJB548B-2005方法1010.1条件B的100次温循等可靠性试验。
X
徐 骁，刘 艳，陈洁民，程 凯. 电子封装用硅铝合金激光气密焊接研究[J]. 电子与封装, 2016, 16(8): 1-4.
XU Xiao，LIU Yan，CHEN Jiemin，CHENG Kai. Research of Packaging-used Silumin Alloys in Hermetic Laser Welding[J]. Electronics and Packaging, 2016, 16(8): 1-4.
|
|
|
破坏性试验能力验证方法研究
杨 城，谭 晨，王伯淳
能力验证是利用实验室间比对，按照预先制定的准则评价参加者的能力，即利用实验室/机构间结果的比对来判定实验室/机构在制定业务范围内校准、检测或测试的能力。过去很多人认为破坏性试验不能进行能力验证试验。以电子元器件破坏性物理分析（DPA）试验时进行的破坏性键合强度试验的能力验证方案为例，开展破坏性试验能力验证方法研究，为往后在实验室间进行破坏性试验的能力验证活动提供一定的参考。
X
杨 城，谭 晨，王伯淳. 破坏性试验能力验证方法研究[J]. 电子与封装, 2016, 16(8): 5-8.
YANG Cheng，TAN Chen，WANG Bochun. Research of the Proficiency Testing for Destructive Test[J]. Electronics and Packaging, 2016, 16(8): 5-8.
|
|
|
接触孔关键尺寸测量研究与工序能力提高
李幸和
在集成电路制造业，对关键层次的CD（Critical Dimension，关键尺寸）测量是控制质量的重要手段。广泛采用统计过程控制SPC（Statistical Process Control）系统来控制工艺稳定性。介绍了扫描电镜的基本工作原理和常见问题，通过增加dummy site及选择测量位置的方法降低充电效应，以提高测量图形质量和CD测量精度。利用方差分析优化测量设备参数，并利用回归分析的方法对不同测量机台进行匹配，最终达到R2=0.99，实现了不同测试机台的匹配，提高了孔层次的CPK （Process capacity index，工序能力指数）。这种工程技术和统计学结合的匹配优化方法还可以进一步扩展到其他相同属性不同类型的测量机台的数据匹配上。
X
李幸和. 接触孔关键尺寸测量研究与工序能力提高[J]. 电子与封装, 2016, 16(8): 9-13.
LI Xinghe. Research on Contact Critical Dimension Measurement and Process Capability Improvement[J]. Electronics and Packaging, 2016, 16(8): 9-13.
|
|
|
FIR算法在可重构专用处理器中的并行化实现*
顾志威，李 丽，傅传张，傅玉祥，李 伟
基于FIR算法在数字信号处理系统中的重要性以及当前对于高性能实时处理的需求，在一款可重构专用处理器平台上实现了FIR算法的并行化。并且对传统的直接型乘累加器进行了改进，提出了一种效率更高、延时更低的乘累加器，提高了FIR算法的性能。实验结果表明，设计的并行FIR滤波器误差在10-8量级，对大于1 k点的FIR运算并行化效率达95%以上，加速比达3.85以上。
X
顾志威，李 丽，傅传张，傅玉祥，李 伟. FIR算法在可重构专用处理器中的并行化实现*[J]. 电子与封装, 2016, 16(8): 14-18.
GU Zhiwei，LI Li，FU Chuanzhang，FU Yuxiang，LI Wei. Parallel FIR Filter Based on Reconfigurable Processor[J]. Electronics and Packaging, 2016, 16(8): 14-18.
|
|
|
改进DICE结构的D触发器抗SEU设计
孙 敬1,2，陈振娇2，陶建中1,2，张宇涵2
基于DICE结构主-从型D触发器的抗辐照加固方法的研究，在原有双立互锁存储单元（DICE）结构D触发器的基础上改进电路结构，其主锁存器采用抗静态、动态单粒子翻转（SEU）设计，从锁存器保留原有的DICE结构。主锁存器根据电阻加固与RC滤波的原理，将晶体管作电阻使用，使得电路中存在RC滤波，通过设置晶体管合理的宽长比，使其与晶体管间隔的节点的电平在SEU期间不变化，保持原电平状态，从而使电路具有抗动态SEU的能力。Spectre仿真结果表明，改进的D触发器既具有抗动态SEU能力，又保留了DICE抗静态SEU较好的优点，其抗单粒子翻转效果较好。
X
孙 敬1,2，陈振娇2，陶建中1,2，张宇涵2. 改进DICE结构的D触发器抗SEU设计[J]. 电子与封装, 2016, 16(8): 19-23.
SUN Jing1,2，CHEN Zhenjiao2，TAO Jianzhong12，ZHANG Yuhan2. Design of Radiation Hardened D Flip-Flop Based on DICE[J]. Electronics and Packaging, 2016, 16(8): 19-23.
|
|
|
一种基于DSP的通用存储器接口的设计
解同同1，李天阳2
DSP芯片的通用存储器接口可以满足DSP芯片访问片外存储器的需求，减少DSP芯片中嵌入式存储器的面积，提升DSP芯片整体性能。设计一款高性能的通用存储器接口是DSP芯片设计工作中的重要环节。设计并实现了一种基于DSP的通用存储器接口，支持多种同步或异步的ROM、SRAM和Flash存储器，支持存储器突发访问，支持外部总线共享。经过仿真验证，存储器接口可以正常工作。目前已成功应用于一款32位DSP芯片中。
X
解同同1，李天阳2. 一种基于DSP的通用存储器接口的设计[J]. 电子与封装, 2016, 16(8): 24-29.
XIE Tongtong1，LI Tianyang2. Design of a DSP-based Universal Memory Interface[J]. Electronics and Packaging, 2016, 16(8): 24-29.
|
|
|
一种应用于DDS 14位1 GS/s电流舵型DAC的设计
杨俊浩，张甘英，张 涛
设计了一种基于SMIC 0.13 μm CMOS工艺的14位1 GS/s分段式电流舵型DAC。该DAC采用6+8的分段结构，1.2 V/3.3 V双电源供电，满摆幅输出电流为20 mA。采用两级行列温度计译码结构、输出形式可调开关驱动电路以及四开关结构，应用于直接数字频率合成器中。线性度性能满足指标要求，DNL≤1LSB，INL≤1.5LSB。
X
杨俊浩，张甘英，张 涛. 一种应用于DDS 14位1 GS/s电流舵型DAC的设计[J]. 电子与封装, 2016, 16(8): 30-33.
YANG Junhao，ZHANG Ganying，ZHANG Tao. Design of 14-bit 1 GS/s Current Steering D/A Converter for DDS Application[J]. Electronics and Packaging, 2016, 16(8): 30-33.
|
|
|
一种曲率补偿的高精度带隙基准源设计
吕江萍，胡巧云
基于CSMC 0.5 μm CMOS工艺，设计了一种带曲率补偿的低温漂带隙基准源。采用折叠式共源共栅放大器反馈结构带隙基准源，利用晶体管的VBE与IC的温度特性产生T1nT补偿量，对传统的带隙基准进行曲率补偿。仿真结果表明，在5 V供电电压下，-40～125℃温度范围内，基准电压的波动范围为1.2715～1.2720 V，温漂为3.0×10-6/℃，低频时电路电源抑制比为-86 dB。
X
吕江萍，胡巧云. 一种曲率补偿的高精度带隙基准源设计[J]. 电子与封装, 2016, 16(8): 34-36.
LV Jiangping，HU Qiaoyun. Design of a Bandgap Reference with Curvature Compensation[J]. Electronics and Packaging, 2016, 16(8): 34-36.
|
|
|
薄外延CMOS芯片阱掺杂浓度与击穿电压的关系
韩兆芳，谢 达，乔艳敏
CMOS电路由于寄生结构的影响，易于发生闩锁效应。主要通过流片实验测试验证，探讨了在外延厚度较薄的情况下阱掺杂浓度与击穿电压之间的关系。提出了在不改变外延厚度、保证芯片抗闩锁性能的前提下，提高CMOS器件击穿电压的方法。
X
韩兆芳，谢 达，乔艳敏. 薄外延CMOS芯片阱掺杂浓度与击穿电压的关系[J]. 电子与封装, 2016, 16(8): 37-40.
HAN Zhaofang，XIE Da，QIAO Yanmin. Research of Relationship Between Well Doping Concentration and Breakdown Voltage in Thin-Epitaxy CMOS Chips[J]. Electronics and Packaging, 2016, 16(8): 37-40.
|
|
|
基于Ge2Sb2Te5存储介质的相变存储器疲劳特性分析
李 莹，詹奕鹏，王 蕾
相变存储器由于操作电压低，读取速度快，制造工艺简单且与成熟CMOS工艺兼容，被认为最有可能替代Flash成为主流非易失性存储器。相变存储介质在存储中体积变化是影响器件可靠性的一个重要因素。研究了相变存储器在疲劳测试中的电性特征，利用高分辨率透射电子扫描电镜及傅里叶转换分析方法，研究相变存储器疲劳测试后相变介质的微观结构。若底部电极与相变介质的接触存在纳米量级不平整，那么接触表面将产生大电流密度，造成过操作，产生明显的体积收缩比。可以预测在多次的写擦操作后将导致相变介质形成空洞，与底部接触电极脱附。因此，控制底部接触电极与相变介质接触形貌对器件疲劳特性有着至关重要的影响。
X
李 莹，詹奕鹏，王 蕾. 基于Ge2Sb2Te5存储介质的相变存储器疲劳特性分析[J]. 电子与封装, 2016, 16(8): 41-43.
LI Ying，ZHAN Yipeng，WANG Lei. Endurance Analysis of Ge2Sb2Te5-based Phase Change Memory[J]. Electronics and Packaging, 2016, 16(8): 41-43.
|
|
|
用248 nm光刻机制作150 nm GaAs PHEMT器件性能及可靠性评估
郭 啸，章军云，林 罡
介绍了基于光刻机的150 nm T型栅GaAs PHEMT工艺，其中重点介绍了使用的shrink关键工艺步骤。利用新工艺在某100 mm GaAs工艺线上进行流片，并通过直流测试、loadpull测试、微波小信号测试以及环境试验、极限电压测试、高温步进试验，获得新工艺下制作的GaAs PHEMT的各项性能指标及可靠性。最后制作得到的器件在性能和通过直接光刻得到的PHEMT在性能和可靠性上基本在一个水平上，但是想要通过shrink工艺得到线宽更细的栅长需要进一步努力。
X
郭 啸，章军云，林 罡. 用248 nm光刻机制作150 nm GaAs PHEMT器件性能及可靠性评估[J]. 电子与封装, 2016, 16(8): 44-48.
GUO Xiao，ZHANG Junyun，LIN Gang. The Performance Test and Reliability Evaluation of 150 nm GaAs PHEMT Based on the 248 nm Stepper[J]. Electronics and Packaging, 2016, 16(8): 44-48.
|
|
