|
基于场协同理论的电子元件散热CFD数值模拟*
马芳芳1,云和明1,2,3,李永真1
针对电子元件的散热问题,以电子元件为研究对象,采用CFD技术对以空气为冷却流体的电子元件的6种散热方案进行了数值模拟。采用流体固体共轭传热技术,获得电子元件散热小空间的温度场及速度场。基于场协同原理对其温度场和速度场的协同效果进行分析和比较,获得电子元件散热的优化方案,为进一步提高电子元件的散热效果及热设计水平提供理论依据。
X
马芳芳1,云和明1,2,3,李永真1. 基于场协同理论的电子元件散热CFD数值模拟*[J]. 电子与封装, 2016, 16(9): 1-5.
MA Fangfang1,YUN Heming1,2,3,LI Yongzhen1. CFD Numerical Simulation of Electronic Equipment Cooling in the Perspective of Field Synergy Principle[J]. Electronics and Packaging, 2016, 16(9): 1-5.
|
|
基于SiP技术的空间飞行器综合电子系统
黄 虎1,李 华2,孔 勇3,范国臣1,张耀磊1
随着空间飞行器的电子设备向着小型化和集成化的方向发展,对综合电子系统提出了高性能、轻质化、集成化、小型化等要求。系统级封装(System in Package,SiP)已经成为重要的先进封装和系统集成技术,是未来空间飞行器综合电子系统小型化和多功能化的重要技术路线。介绍了国内外综合电子系统的发展现状和趋势,在分析空间飞行器对综合电子系统的需求基础上,对基于SiP技术的空间飞行器综合电子系统组成和关键技术进行了介绍,总结了基于SiP技术的综合电子系统的特点与优势。
X
黄 虎1,李 华2,孔 勇3,范国臣1,张耀磊1. 基于SiP技术的空间飞行器综合电子系统[J]. 电子与封装, 2016, 16(9): 6-9.
HUANG Hu1,LI Hua2,KONG Yong3,FAN Guochen1,ZHANG Yaolei1. SiP-based Integrated Electronic System of Spacecraft[J]. Electronics and Packaging, 2016, 16(9): 6-9.
|
|
一种锂电池充电电路的测试方法
张鹏辉
介绍了一种特别的锂电池充电管理电路,以及针对该电路的测试方法,包括该测试方法的硬件设计、测试程序编写以及提高测试稳定性的一些措施。该电路的特别之处在于内部集成了一个升压模块,相当于内置了一个开关电源,可以在锂电池处于放电模式时直接将电池电压升高输出到负载上,这为测试工作带来了困难,介绍了如何克服这些困难并顺利完成测试。同时在测试过程中需对该电路输出基准电压进行修调,对修调方式做了介绍。
X
张鹏辉. 一种锂电池充电电路的测试方法[J]. 电子与封装, 2016, 16(9): 10-13.
ZHANG Penghui. A Test Method of Lithium Battery Charging IC[J]. Electronics and Packaging, 2016, 16(9): 10-13.
|
|
一种CMOS工艺高速端口的ESD保护设计
孙云华1,邹家轩1,2
随着CMOS工艺的不断深化,CMOS器件开启速度越来越快,有利于设计出更高速的电路及相关接口器件。但随着CMOS工艺深化的同时,器件的栅氧厚度也越来越薄,栅氧的击穿电压大大降低,使得器件更容易受到ESD损伤。采用传统的ESD结构会显著增加节点电容,节点电容的增加会限制电路接口速率的增加。采用中芯国际(SMIC)0.13μm工艺,设计实现了一种ESD保护电路,I/O端口翻转速率达到2 Gbps,对人体模型耐压达到2000 V。经过仿真验证、流片验证,设计的结构达到了该芯片抗静电能力以及端口高速传输速率的要求。
X
孙云华1,邹家轩1,2. 一种CMOS工艺高速端口的ESD保护设计[J]. 电子与封装, 2016, 16(9): 14-17.
SUN Yunhua1,ZOU Jiaxuan1,2. ESD Protection Design for CMOS High Speed I/O[J]. Electronics and Packaging, 2016, 16(9): 14-17.
|
|
基于反馈控制的高阶温度补偿带隙基准电路
王宇星1,吴 金2
提出了一种温度系数可配置的高阶非线性带隙基准补偿技术。利用偏置支路实现闭环负反馈,在提高PSRR的同时,控制电路内部管子的直流工作点对基准电路进行非线性高阶温度补偿。通过优化电路参数设计,进一步改善了温度系数并且提高了整个电路的工艺稳定性。基于CSMC 0.5 μm CMOS工艺的仿真结果表明,在-55~125℃温度范围内两种模式基准电压温度系数为1.24×10-6/℃和2.841×10-6/℃,并具有非常好的工艺稳定性。在低频范围内平均电源抑制比达到46.3dB和70.6dB以上。
X
王宇星1,吴 金2. 基于反馈控制的高阶温度补偿带隙基准电路[J]. 电子与封装, 2016, 16(9): 18-23.
WANG Yuxingsup>1,WU Jinsup>2. A High Order Temperature Compensation Bandgap Voltage Reference Based on the Feedback Controlling[J]. Electronics and Packaging, 2016, 16(9): 18-23.
|
|
一种基于PCI总线的数字图形发生器设计
芦 俊1,张国良2,曹 菁1,陈 仑1
数字功能卡(PE)是集成电路测试设备的核心部件,也是SOC测试系统的必需部件,它可以完成数字IC的逻辑功能测试。成功开发好PE板是研发数字集成电路测试系统的必经过程,也是开发SOC集成电路测试系统的必经过程。介绍了一种基于PCI总线的数字图形发生器的设计方法。建立基于PCI总线、以DDR3作为存储器、以FPGA作为专用定制逻辑处理器这一架构的数字图形发生器电路系统模型,以产生任意测试矢量图形,满足高中低端数字类芯片的测试需求。重点介绍了采录模块\发送模块、缓存模块、逻辑控制模块、PCI接口模块的设计方法。
X
芦 俊1,张国良2,曹 菁1,陈 仑1. 一种基于PCI总线的数字图形发生器设计[J]. 电子与封装, 2016, 16(9): 24-27.
LU Jun1,ZHANG Guoliang2,CAO Jing1,CHEN Lun1. A Design Method of PCI-bus-based Digital Pattern Generator[J]. Electronics and Packaging, 2016, 16(9): 24-27.
|
|
毫米波T/R子阵研究与设计
张 维,张均华
介绍了毫米波T/R子阵的设计方法,给出减小阵面体积、提高阵面散热能力、提高阵面可靠性和维修性等关键技术问题的解决方案。实际制作出一款Ka波段8×8通道T/R子阵。该T/R子阵具有频段高、体积小、集成度高、电性能优异、可扩展性强、可维修性强等特点。
X
张 维,张均华. 毫米波T/R子阵研究与设计[J]. 电子与封装, 2016, 16(9): 28-30.
ZHANG Wei,ZHANG Junhua. Investigation and Design of Millimeter-wave T/R Sub-array[J]. Electronics and Packaging, 2016, 16(9): 28-30.
|
|
基于SKILL语言的参数化抗辐射器件版图设计
胡永强,周 源
SKILL语言是IC设计业界采用的主要软件Cadence EDA提供的编程开发语言,用户可以基于SKILL语言对EDA设计环境进行定制设计或拓展。参数化单元(Parameter Cell,PCELL)可以根据设计规则(Design Rule)通过器件的W、L等参数实现对器件版图层次(Layer)的控制。另一方面抗辐射器件版图的特殊设计形式对版图设计工作提出了新的要求。阐述了通过SKILL语言实现的一款参数化抗辐射器件版图的设计理念和方法,并且在Cadence Design Framework(DFII)中编译调试和优化,实现了该版图的结构,较大幅度地提高了版图设计工作的效率。
X
胡永强,周 源. 基于SKILL语言的参数化抗辐射器件版图设计[J]. 电子与封装, 2016, 16(9): 31-34.
HU Yongqiang,ZHOU Yuan. Layout Design of SKILL-based Parameterized Radiation-hardened Device[J]. Electronics and Packaging, 2016, 16(9): 31-34.
|
|
一种改善器件性能的Halo工艺
徐 政,李红征,赵文彬
短沟效应是MOS器件特征尺寸缩小面对的关键挑战之一。Halo结构能够有效抑制短沟效应,合理的Halo区掺杂分布可以改善小尺寸器件性能。在对Halo注入条件进行优化的过程中,不仅考虑了Halo注入倾角和注入能量对器件常温特性和高低温特性的影响,还考虑到工艺波动,比较了多晶条宽变化对器件参数的影响。为了增加不同条件的可比性,以室温下的饱和电流作为基准,通过调节注入剂量,使不同Halo注入条件在室温下的饱和电流都相等。结果表明,对于130 nm多晶栅长,注入倾角60°,注入能量100 KeV时器件特性有最好的温度稳定性和工艺容宽。
X
徐 政,李红征,赵文彬. 一种改善器件性能的Halo工艺[J]. 电子与封装, 2016, 16(9): 35-39.
XU Zheng,LI Hongzheng,ZHAO Wenbin. Study of Halo Technology in Improving Device Performance[J]. Electronics and Packaging, 2016, 16(9): 35-39.
|
|
体硅CMOS集成电路抗辐射加固设计技术
米 丹,左玲玲
首先介绍了空间辐射环境,并对各种辐射效应及其损伤机理进行分析。然后对体硅CMOS集成电路的电路结构、抗辐射加固技术和版图设计抗辐射加固技术进行探索。测试结果表明,采用版图加固抗辐射技术可以使体硅CMOS集成电路的抗辐射性能得到明显提升。
X
米 丹,左玲玲. 体硅CMOS集成电路抗辐射加固设计技术[J]. 电子与封装, 2016, 16(9): 40-43.
MI Dan,ZUO Lingling. Study of Radiation Hardening Technology of Bulk CMOS Integrated Circuits[J]. Electronics and Packaging, 2016, 16(9): 40-43.
|
|
硅的深度反应离子刻蚀切割可行性研究
刘学勤,董安平
评估了使用深反应离子刻蚀工艺来进行晶圆的切割,用于替代传统的刀片机械切割方式。结果表明,使用深反应离子刻蚀工艺,晶圆划片道内的硅通过等离子化学反应生成气态副产物被去除,从而避免了芯片侧面的机械损伤。切割后整个晶圆没有出现颗粒沾污,芯片边缘没有崩角以及开裂等损伤。该工艺还可以适用于更窄的划片道切割要求。
X
刘学勤,董安平. 硅的深度反应离子刻蚀切割可行性研究[J]. 电子与封装, 2016, 16(9): 44-47.
LIU Xueqin,DONG Anping. Feasibility Study on Wafer Dicing by Silicon Deep Reactive Ion Etching[J]. Electronics and Packaging, 2016, 16(9): 44-47.
|
|