一种X波段低相位噪声国产化频率源设计

doi:10.16257/j.cnki.1681-1070.2023.0093

电子与封装 ›› 2023, Vol. 23 ›› Issue (7): 070303 . doi: 10.16257/j.cnki.1681-1070.2023.0093

一种X波段低相位噪声国产化频率源设计

王玲玲;蒋乐;方志明

中国电子科技集团公司第五十八研究所，江苏无锡?214035

收稿日期:2023-01-03 出版日期:2023-07-26 发布日期:2023-06-08
作者简介:王玲玲（1987—），女，安徽安庆人，硕士，工程师，主要研究方向为微波射频电路设计。

Design of Localized Frequency Source with Low Phase Noise in X-Band

WANG Lingling,JIANG Le,FANG Zhiming

ChinaElectronics Technology Group No.58Research Institute, Wuxi 214035, China

Received:2023-01-03 Online:2023-07-26 Published:2023-06-08

摘要/Abstract

摘要： 介绍了一种工作在X波段的低相位噪声、100%国产化频率源的工程设计方法。该方法采用锁相环（PLL）+压控振荡器（VCO）经典电路产生频率信号。分析了PLL相位噪声理论模型，对比了同封装的国产PLL芯片和进口PLL芯片两种方案，并对实物进行了测试。试验结果表明，该频率源可稳定输出频率为8.8 GHz、功率约为－5 dBm[史敏1]?的微波信号。采用国产PLL芯片制作的频率源相位噪声优于采用进口PLL芯片制作的频率源1~2dB，可做到优于[史敏2]?－101 dBc/Hz@1 kHz，－110 dBc/Hz@100 kHz。

关键词: 频率源, 锁相环, 低相位噪声, 100%国产化

Abstract: The engineering design of a low phase noise, and 100% localized frequency source operating in X-band is presented. The method uses a phase-locked loop (PLL) + voltage-controlled oscillator (VCO) classical circuit to generate the frequency signal. The PLL phase noise theoretical model is analyzed, two solutions of a domestic PLL chip and an imported PLL chip in the same package are compared, and the module component is measured. The measured results show that the frequency source can output a microwave signal with a stable frequency of 8.8 GHz and a power of about －5 dBm. The phase noise of frequency source made from the domestic PLL chip is slightly better than that made from the imported PLL chip by 1 dB to 2 dB, and can be better than －101 dBc/Hz@1 kHzand －110 dBc/Hz@100 kHz.

Key words: frequency source, phase-locked loop, low phase noise, 100% localized

中图分类号:

TN402
TN974

王玲玲;蒋乐;方志明. 一种X波段低相位噪声国产化频率源设计[J]. 电子与封装, 2023, 23(7): 070303 .

WANG Lingling,JIANG Le,FANG Zhiming. Design of Localized Frequency Source with Low Phase Noise in X-Band[J]. Electronics & Packaging, 2023, 23(7): 070303 .

参考文献

[1] 王家礼, 孙璐. 频率合成技术[M]. 西安: 西安电子科技大学出版社, 2009.
[2] MANASSEWITSCH V. 频率合成器原理与设计[M]. 3版. 何松柏，宋亚梅，鲍景富，等译.北京：电子工业出版社，2008.
[3] BEST R E. 锁相环设计、仿真与应用[M].5版.李永明，王海永，肖珺，等译. 北京：清华大学出版社，2007.
[4] GARDNER F M. 锁相环技术[M]. 姚剑清，译. 北京: 人民邮电出版社, 2007.
[5] 区健川, 蔡良伟, 徐渊, 等. 一种新型的采用电流转向电荷泵的快速锁定小数分频锁相环[J]. 电子技术应用, 2020, 46(12): 61-66.
[6] 张涛, 陈亮. 电荷泵锁相环环路滤波器参数设计与分析[J]. 现代电子技术, 2008, 31(9): 87-90.
[7] 蔡竟业, 袁文, 王文钦, 等. 一种高分辨率低杂散频率合成器的研制[J]. 电子科技大学学报, 2005(S1): 1009-1012.
[8] CHENAKIN A. A broadband, low phase noise, fast switching PLL frequency synthesizer[C]//2008 IEEE International Frequency Control Symposium,Honolulu, 2008: 758-761.
[9] BROOKS D．信号完整性问题和印制电路板设计[M].刘雷波，赵岩，译．北京：机械工业出版社，2005.
[10] RAZAVI B. A 2-GHz 1.6-mW phase-locked loop[J]. IEEE Journal of Solid-State Circuits, 1997, 32(5): 730-735.
[11] ROMASHOV V V, YAKIMENKO K A. Modelling and comparing of phase noise curves of hybrid synthesizers[C]// 2015 International Siberian Conference on Control and Communications (SIBCON), Omsk, 2015: 1-5.
[12] LEE Y S, SEONG T, YOO S, et al. A low-jitter and low-reference-spur ring-VCO-based switched-loop filter PLL using a fast phase-error correction technique[J]. IEEE Journal of Solid-State Circuits, 2018, 53(4): 1192-1202.
[13] WOO K, LIU Y, NAM E, et al. Fast-lock hybrid PLL combining fractional-N and integer-N modes of differing bandwidths[J]. IEEE Journal of Solid-State Circuits, 2008, 43(2): 379-389.
[14] TANG Y W, ISMAIL M, BIBYK S. A new fast-settling gearshift adaptive PLL to extend loop bandwidth enhancement in frequency synthesizers[C]// 2002 IEEE International Symposium on Circuits and Systems (ISCAS), Phoenix-Scottsdale, 2002: IV.

最新录用说明：
此版本为经同行评议被本刊正式录用的文章。其内容、版式可能与正式出版（印刷版）稍有差异，正式出版后此版本会更新，请以正式出版版本为准。本文已确定卷期、页码以及DOI，可以根据DOI引用。
本文尚未正式出版，未经许可，不得转载。

中国半导体行业协会封装分会会刊

中国电子学会电子制造与封装技术分会会刊

一种X波段低相位噪声国产化频率源设计

Design of Localized Frequency Source with Low Phase Noise in X-Band

PDF

可视化

摘要/Abstract

引用本文

使用本文

参考文献

相关文章 9

编辑推荐

Metrics

本文评价

[1]	华佳强,李野. 一种应用于DDR的低抖动锁相环设计[J]. 电子与封装, 2024, 24(5): 50305-.
[2]	李幸和;唐路;万世松. 基于40nm CMOS工艺的全数字锁相环的I²C接口设计[J]. 电子与封装, 2023, 23(6): 60301-.
[3]	张礼怿, 张沁枫, 俞阳, 卓琳. 采用反馈时钟检测的锁相环校准电路设计[J]. 电子与封装, 2022, 22(10): 100305-.
[4]	王子岳;刘多伟;程飞;黄卡玛. 2.45 GHz微波大功率信号源设计^*[J]. 电子与封装, 2021, 21(7): 70303-.
[5]	王德龙,刘彤. 一种宽频率范围电荷泵锁相环快速锁定方法[J]. 电子与封装, 2021, 21(2): 20301-.
[6]	潘结斌,王家好,徐叔喜. 一种Ka波段点频锁相频率源设计[J]. 电子与封装, 2020, 20(5): 50301-.
[7]	沈广振,杨煜,赵玉月. 自适应带宽锁相环建模分析与验证[J]. 电子与封装, 2020, 20(3): 30304-.
[8]	涂波，王兴宏. 基于锁相环多相位时钟实现小数分频的方法[J]. 电子与封装, 2020, 20(1): 10203-.
[9]	杨俊浩，杨霄垒，张涛，苏小波，周骏. 基于DLL 的3.5 GHz 时钟校准电路设计[J]. 电子与封装, 2019, 19(12): 23-27.