“先进三维封装与异质集成”专题 栏目所有文章列表

(按年度、期号倒序)     一年内发表的文章 |  两年内 |  三年内 |  全部 Please wait a minute... 全选： 导出引用 EndNote Ris BibTeX Select 芯片三维互连技术及异质集成研究进展* 钟毅, 江小帆, 喻甜, 李威, 于大全 DOI: 10.16257/j.cnki.1681-1070.2023.0041 摘要 （4347）      PDF （2805KB）（2134）    可视化    集成电路的纳米制程工艺逐渐逼近物理极限，通过异质集成来延续和拓展摩尔定律的重要性日趋凸显。异质集成以需求为导向，将分立的处理器、存储器和传感器等不同尺寸、功能和类型的芯片，在三维方向上实现灵活的模块化整合与系统集成。异质集成芯片在垂直方向上的信号互连依赖硅通孔（TSV）或玻璃通孔（TGV）等技术实现，而在水平方向上可通过再布线层（RDL）技术实现高密度互连。异质集成技术开发与整合的关键在于融合实现多尺度、多维度的芯片互连，通过三维互连技术配合，将不同功能的芯粒异质集成到一个封装体中，从而提高带宽和电源效率并减小延迟，为高性能计算、人工智能和智慧终端等提供小尺寸、高性能的芯片。通过综述硅通孔、玻璃通孔、再布线层技术及相应的2.5D、3D异质集成方案，阐述了当前研究现状，并探讨存在的技术难点及未来发展趋势。 参考文献 | 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030102 Select 先进封装铜-铜直接键合技术的研究进展* 张明辉, 高丽茵, 刘志权, 董伟, 赵宁 DOI: 10.16257/j.cnki.1681-1070.2023.0065 摘要 （2822）      PDF （2659KB）（1391）    可视化    在后摩尔时代，先进三维封装技术成为实现电子产品集成化、小型化的重要出路。应用于封装互连的传统无铅锡基钎料由于存在金属间化合物脆性、电迁移失效、制备工艺限制等问题，已不再适用于窄间距、小尺寸的封装。金属铜的电阻率低、抗电迁移性能好，其工艺制备尺寸可减小到微米级且无坍塌现象。铜?铜（Cu-Cu）直接互连结构可以实现精密制备以及在高电流密度下服役。对Cu-Cu键合材料的选择、键合工艺的特点及服役可靠性的相关研究进展进行了总结。 参考文献 | 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030106 Select 基于金刚石的先进热管理技术研究进展* 杜建宇, 唐睿, 张晓宇, 杨宇驰, 张铁宾, 吕佩珏, 郑德印, 杨宇东, 张驰, 姬峰, 余怀强, 张锦文, 王玮 DOI: 10.16257/j.cnki.1681-1070.2023.0071 摘要 （2679）      PDF （3604KB）（902）    可视化    以GaN为代表的新一代半导体材料具有宽禁带、高电子饱和速率、高击穿场强等优异的电学性能，使得射频、电力电子器件有了具备更高功率能力的可能，目前限制器件功率提升的主要瓶颈在于缺少与之匹配的散热手段。具有极高热导率的金刚石已成为提升器件散热能力的重要材料，学术界针对金刚石与功率器件集成的先进热管理技术已经开展了大量有益的研究与探索，但是由于金刚石具有极强的化学惰性和超高的硬度，在实际集成和工艺加工过程中，金刚石?GaN界面容易出现热性能和可靠性问题，甚至会导致器件失效。对金刚石热管理技术的研究进展和存在的问题进行深入分析，并对未来主要工作方向做了展望。 参考文献 | 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030107 Select 临时键合技术在晶圆级封装领域的研究进展* 王方成, 刘强, 李金辉, 叶振文, 黄明起, 张国平, 孙蓉 DOI: 10.16257/j.cnki.1681-1070.2023.0063 摘要 （2509）      PDF （4322KB）（320）    可视化    随着5G、人工智能和物联网等新基建的逐步完善，单纯依靠缩小工艺尺寸来提升芯片功能和性能的方法已经难以适应未来集成电路产业发展的需求。为满足集成电路的多功能化及产品的多元化，通过晶圆级封装技术克服摩尔定律物理扩展的局限性日趋重要。目前，在晶圆级封装正朝着大尺寸、三维堆叠和轻薄化方向发展的背景下，临时键合与解键合（TBDB）工艺应运而生。针对晶圆级封装领域可商用的TBDB技术，论述了不同TBDB工艺在晶圆级封装领域的研究进展及应用现状，明晰了不同TBDB技术所面临的挑战和机遇，提出了相应的解决方案，并展望了未来的研究方向。 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030104 Select FCBGA基板关键技术综述及展望* 方志丹, 于中尧, 武晓萌, 王启东 DOI: 10.16257/j.cnki.1681-1070.2023.0061 摘要 （2371）      PDF （2093KB）（964）    可视化    倒装芯片球栅格阵列（FCBGA）基板作为人工智能、5G、大数据、高性能计算、智能汽车和数据中心等新兴需求应用的CPU、图形处理器（GPU）、FPGA等高端数字芯片的重要载体，业界的需求量快速增长。对FCBGA基板的关键技术进行了介绍，包括精细线路技术、翘曲控制技术和局部增强技术。同时，对FCBGA基板技术的发展趋势及应用前景进行了展望。 参考文献 | 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030103 Select 高端性能封装技术的某些特点与挑战 马力, 项敏, 石磊, 郑子企 DOI: 10.16257/j.cnki.1681-1070.2023.0070 摘要 （1583）      PDF （1973KB）（643）    可视化    高性能计算、人工智能等应用推动芯片的技术节点不断向前迈进，导致设计、制造的难度和成本问题凸显，针对这一问题，Chiplet技术应运而生。Chiplet技术是将复杂的系统级芯片按IP功能切分成能够复用的小芯片（芯粒），然后，厂商们将执行存储和处理等功能的小芯片以超高密度扇出型封装、2.5D和3D高端性能封装进行重新组装，以实现高性能计算对高带宽、高性能的要求。介绍了上述封装的多样化形式和通信协议，分析了其重要的电连接结构与工艺难点，及其在可靠性方面的一些问题。 参考文献 | 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030109 Select 面向三维集成的等离子体活化键合研究进展* 牛帆帆, 杨舒涵, 康秋实, 王晨曦 DOI: 10.16257/j.cnki.1681-1070.2023.0064 摘要 （1540）      PDF （3246KB）（559）    可视化    三维集成技术已成为促使半导体芯片步入后摩尔时代的重要支撑。晶圆直接键合技术无需微凸点和底充胶填充工艺，依靠原子间相互作用力即可实现高密度与高强度互连，是三维集成发展的重要研究方向之一。其中等离子体活化作为一种高效的表面处理手段，是晶圆低温键合的关键。针对等离子体活化低温键合技术在半导体芯片同质或异质键合中的研究进展进行了综述，主要介绍了等离子体活化在硅基材料直接键合及金属－介质混合键合中的作用机理和键合效果，进而对该技术的未来发展趋势进行了展望。 参考文献 | 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030105 Select 面向超导量子器件的封装集成技术* 俞杰勋, 王谦, 郑瑶, 宋昌明, 方君鹏, 吴海华, 李铁夫, 蔡坚 DOI: 10.16257/j.cnki.1681-1070.2023.0072 摘要 （1528）      PDF （2974KB）（517）    可视化    超导量子比特由于半导体工艺兼容性强，可扩展潜力大，易于操控、读出与耦合，是现阶段最有希望实现可扩展通用量子计算机的技术路线之一。然而，通用量子计算的实现需要百万量级的超导量子比特作为硬件基础，因此相应的封装架构需要在可扩展特性、超导材料体系、低损耗电互连、量子比特兼容性、电磁环境优化等方面进行新的探索。分析了传统引线键合在大规模集成过程中遇到的主要技术瓶颈；介绍了面向超导量子器件开发的一系列特殊互连架构，对其优势和局限性进行了探讨；详细讨论了集成电路领域先进封装技术在超导量子器件中的兼容性问题，主要涵盖倒装键合、硅通孔及系统集成方案3个方面，并对上述封装技术的发展趋势进行了展望。 参考文献 | 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030108 Select “先进三维封装与异质集成”专题前言 摘要 （1513）      PDF （415KB）（746）    可视化    相关文章 | 多维度评价 2023年第23卷第3期 pp. 030100 Select Sn晶粒取向对微焊点元素迁移及界面反应的影响* 白天越, 乔媛媛, 赵宁 DOI: 10.16257/j.cnki.1681-1070.2023.0037 摘要 （1502）      PDF （2797KB）（501）    可视化    随着先进电子封装技术的不断发展，电子产品在服役时无铅微焊点内的元素迁移问题引起了广泛关注。由于先进封装互连尺寸的逐步缩小，微焊点扩散的各向异性问题日益凸显，即Sn晶粒取向显著影响元素的迁移行为，进而影响微焊点的界面反应。综述了在热时效、热循环、电流加载与温度梯度等条件下，Sn晶粒取向对焊点中元素迁移及界面反应的影响。现有研究表明，在热时效及热循环条件下，Sn晶粒取向对微焊点元素迁移及界面反应的影响较小，而Sn晶粒取向对微焊点的电迁移和热迁移有着相似的影响规律，并由此产生界面金属间化合物（IMC）的非对称及非均匀生长现象。此外，还综述了基于数值模拟方法开展的微焊点元素扩散各向异性的相关研究，并对不同条件下的研究进展进行了总结。 参考文献 | 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030101 Select 基于硅基扇出（eSiFO®）技术的先进指纹传感器晶圆级封装工艺开发 申九林, 马书英, 郑凤霞, 王姣, 魏浩 DOI: 10.16257/j.cnki.1681-1070.2023.0074 摘要 （1446）      PDF （2440KB）（484）    可视化    传统的晶圆级芯片封装（WLCSP）是一种标准的扇入式封装结构。随着I/O数的增加，无法为重布线层（RDL）提供足够的区域。近年来，在芯片周围形成扇出区域的嵌入式封装技术发展起来，其具有I/O数目高、成本低、集成灵活、体积小等优点。晶圆扇出型封装（FOWLP）通常采用环氧塑封复合料（EMC），其面临翘曲、各层热膨胀系数（CTE）不匹配、成本高昂等难题。报道了一种全新的晶圆级嵌入式硅基扇出技术，名为eSiFO®，其用于实现电容式指纹传感器封装。在这个创新的集成器件中，一个5.6 mm×1.0 mm的ASIC芯片被减薄到90 μm，然后嵌入到硅基槽中重建一个新的晶圆。在整个工艺过程中，金属的覆盖面积达80%以上，但晶圆的翘曲小于2 mm。整个晶圆级封装工艺使用了10个掩模版，其产品良率达到98%。该产品通过了包括预处理测试、温度循环（TCT）测试、高加速温湿度应力试验（u-HAST）和高温贮存试验（HTST）在内的标准可靠性测试。 参考文献 | 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030111 Select 半导体封装Cu-Cu互连接头烧结性能研究 吴松, 张昱, 曹萍, 杨冠南, 黄光汉, 崔成强 DOI: 10.16257/j.cnki.1681-1070.2023.0068 摘要 （1438）      PDF （1359KB）（449）    可视化    使用不添加任何助焊剂的铜膏，获得了高烧结性能的Cu-Cu互连接头。使用扫描电子显微镜、X射线衍射仪和热重分析仪对粒径分别为（20±10）nm、（80±20）nm和（100±20）nm的纳米铜颗粒分析表征。选择粒径为（80±20）nm的纳米铜颗粒和松油醇混合配成纳米铜膏，用于互连接头的烧结性能研究。探究了不同的烧结温度、保温时间、升温速率和烧结压力对互连接头的剪切强度和失效面微观形貌的影响，得出了最佳的工艺参数。在升温速率为0.1 ℃/s、保温时间为30 min、烧结温度为260℃和无压条件下烧结，互连接头的剪切强度达到了5 MPa。在同样的升温速率和保温时间，同时烧结温度为300 ℃、压力为5.0 MPa的条件下烧结，互连接头的剪切强度达到了33.3 MPa。Cu-Cu互连接头能够满足功率半导体器件的互连应用要求。 参考文献 | 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030110 Select 一种用于先进封装的圆台硅通孔的刻蚀方法 林源为, 赵晋荣, 曹泽京, 袁仁志 DOI: 10.16257/j.cnki.1681-1070.2023.0066 摘要 （1404）      PDF （1506KB）（354）    可视化    在集成电路的制造阶段延续摩尔定律变得越发困难，而在封装阶段利用三维空间可以视作对摩尔定律的拓展。硅通孔是利用三维空间实现先进封装的常用技术手段，现有技术中对于应用于CMOS图像传感器件封装的圆台硅通孔，采用的是在顶部不断横向刻蚀的方式实现的，不利于封装密度的提高，且对于光刻设备的分辨率有一定的要求。针对现有技术中的问题，一种严格控制横向刻蚀尺寸（仅占原始特征尺寸的3%~12%）的圆台硅通孔刻蚀方法被研究探索出来。该方法通过调节下电极功率（需要不大于30 W），获得了侧壁角度可调（70°~88°）、通孔底部开口尺寸小于光刻定义特征尺寸的圆台硅通孔结构。这一方法有望向三维集成电路领域推广，有助于在封装阶段延续摩尔定律。 参考文献 | 相关文章 | 多维度评价 2023年第23卷第3期 pp. 030112