|
|
LTCC 基板用金锡焊接中的焊料控制
申忠科，董一鸣，刘思栋
针对在 LTCC 基板与壳体大面积金锡焊接可能出现的焊料溢出和堆积问题，提出了几种针对性的开槽或基板下沉控制焊料流淌的方法并进行了讨论。最终实现了无溢出焊接，X射线照片结果显示基板和壳体焊合孔隙面积在 10%以内。
X
申忠科，董一鸣，刘思栋. LTCC 基板用金锡焊接中的焊料控制[J]. 电子与封装, 2017, 17(6): 1-4.
SHEN Zhongke,DONG Yiming,LIU Sidong. The Controlling of Soldering in LTCC Substrate Au-Sn Soldering[J]. Electronics and Packaging, 2017, 17(6): 1-4.
|
|
|
球栅阵列可焊性测试
马清桃，王伯淳，周春玲
在武器装备系统中，可焊性测试是鉴定电子元器件引出端质量和共面工艺等指标的一项重要措施。尤其在装机前，因为可焊性的隐患可能带来无法估量的损失。在检测分析工作中，使用什么方法正确评估电子元器件的可焊性显得尤为重要。通过球栅阵列器件的可焊性测试方法的分析研究，对测试中遇到的问题进行归纳和总结，以具体的示例进行分析和验证，提出了 BGA可焊性测试中可参考的标准、应注意的问题等，为同行业者提供指导和借鉴。
X
马清桃，王伯淳，周春玲. 球栅阵列可焊性测试[J]. 电子与封装, 2017, 17(6): 5-9.
MA Qingtao,WANG Bochun,ZHOU Chunling. Wetting Balance Test for BGA Devices[J]. Electronics and Packaging, 2017, 17(6): 5-9.
|
|
|
大规模集成电路测试程序开发技术及流程应用
章慧彬，朱 江
集成电路测试就是对集成电路进行好坏的判断，通过测量对集成电路的输出响应和预期输出进行比较，以确定或评估集成电路功能和性能的过程。而基于ATE开发完整、稳定、可靠的测试程序，是实现对大规模集成电路自动化快速在线检测最通用、最有效的手段，因此集成电路测试程序开发技术就显得非常重要。
X
章慧彬，朱 江. 大规模集成电路测试程序开发技术及流程应用[J]. 电子与封装, 2017, 17(6): 10-15.
ZHANG Huibin,ZHU Jiang. Development of Test Program for Large Scale Integrated Circuits[J]. Electronics and Packaging, 2017, 17(6): 10-15.
|
|
|
探索式软件测试融于传统测试模型的研究
徐 彬，李 华，张 荣，侯庆庆
自软件测试成为单独的研究领域起，测试模型开始从无到有，且一直不断地优化。现在广泛使用的传统测试模型通过多年的实践检验，基本能够满足各类测试的需求。探索式软件测试是一种新的测试理念，它体现为一种灵活、自由的方式，与传统测试有很大的不同。将探索式软件测试融于传统软件测试模型中，既是对传统模型的创新，又是更好地指导测试的需要。
X
徐 彬，李 华，张 荣，侯庆庆. 探索式软件测试融于传统测试模型的研究[J]. 电子与封装, 2017, 17(6): 16-18.
XU Bin,LIHua,ZHANG Rong,HOU Qingqing. Research on Integration of Traditional Test Model and Exploratory Test[J]. Electronics and Packaging, 2017, 17(6): 16-18.
|
|
|
基于零极点追踪的高稳定性片内LDO电路设计
曹正州，江 燕，张旭东,谢文虎
设计了一款无需片外电容的 LDO 电路，根据负载不断变化的问题，设计了零极点跟踪补偿电路，使产生的零点有效补偿电路的极点，保证了 LDO 环路的稳定性。基于 TSMC 0.18 μm Flash 工艺完成电路和版图的设计以及流片。电路仿真以及实测结果表明在无片外电容的情况下，环路的相位裕度能够达到 78.9°，达到高稳定的需求，最大负载电流能够达到 100 mA，负载调整率为 0.2 mV/mA。
X
曹正州，江 燕，张旭东,谢文虎. 基于零极点追踪的高稳定性片内LDO电路设计[J]. 电子与封装, 2017, 17(6): 19-22.
CAO Zhengzhou,JIANG Yan,ZHANG Xudong,XIE Wenhu. Design of a Highly Stable Chip-in LDO Circuit Based on Pole-Zero Tracking Frequency Compensation[J]. Electronics and Packaging, 2017, 17(6): 19-22.
|
|
|
基于锗硅 BiCMOS 工艺的射频带隙基准电流源设计
孙楷添，丁星火，张甘英
射频电路偏置电流源对噪声的要求越来越高，引进的噪声不容忽视，带隙基准源在保证温漂系数的同时要求有较低的噪声。设计了一款不采用运放结构简单的射频带隙基准源电路，电源电压3.3 V，基准电压 VREF为 3.14 V，采用 PNP 双极管和电阻，利用缓冲器负载实现输出 DC 点和输出摆幅不变，改善了温度系数并且降低了噪声。基于 0.18 μm SiGeBiCMOS 工艺的仿真结果表明，在-55～125 ℃温度范围内，温漂系数为 9.613×10-6/℃；7.5 GHz 频率下，100 kHz 处噪声为 6.164 nV/sqrt(Hz)，总输出噪声低至 2.08×10-6V。
X
孙楷添，丁星火，张甘英. 基于锗硅 BiCMOS 工艺的射频带隙基准电流源设计[J]. 电子与封装, 2017, 17(6): 23-26.
SUN Kaitian,DING Xinghuo,ZHANG Ganying. A Design of SiGeBiCMOS Bandgap Current Reference for Radio-Frequency Circuit[J]. Electronics and Packaging, 2017, 17(6): 23-26.
|
|
|
Ku波段 GaN 单片低噪声放大器的研制
刘 昊，彭龙新，牛 超，凌志健
研制了一款 Ku 波段 GaN 单片低噪声放大器，该放大器采用了 GaN 0.25 μm Ku 功率工艺，工作电压为 10 V。在 12～18 GHz 频带内，噪声 NF≤2.9 dB，增益 G≥20 dB，输入驻波比 VSWR1≤1.8，输出驻波比 VSWR2≤1.5。该芯片在 16 GHz 下，承受 38 dBm 的大功率输入脉冲 （周期为 1 ms，占空比为 10%） 10 min，经测试未发现低噪声放大器芯片烧毁的现象。
X
刘 昊，彭龙新，牛 超，凌志健. Ku波段 GaN 单片低噪声放大器的研制[J]. 电子与封装, 2017, 17(6): 27-30.
LIU Hao,PENG Longxin,NIU Chao,LING Zhijian. Ku-Band GaN Low-Noise Amplifiers MMIC[J]. Electronics and Packaging, 2017, 17(6): 27-30.
|
|
|
MIMO 系统 V-BLAST 检测算法的 FPGA 实现
孙 乐，孔 勇，黄 虎
用 FPGA 实 现 了 多 种 垂 直 分 层 空 时 码 （Vertical-Bell Laboratories Layered Space-Time，V-BLAST） 检测算法，包括最大似然 （Maximum Likelihood，ML） 检测算法、破零 （Zero Forcing，ZF） 检测算法和最小均方误差 （Minimum Mean Square Error，MMSE） 检测算法。首先研究了MIMO V-BLAST 系统架构、数学模型和多种接收机检测算法，分析了关键检测算法的特性和性能，重点使用 Verilog 硬件描述语言在 Xilinx 的 Vertex4-VC4VSX55 FPGA 开发板上实现了 V-BLAST 系统架构和三种检测算法，并通过仿真结果比较了每一种算法的复杂度和性能。仿真结果表明对于V-BLAST 检测，ML 具有最优的性能但复杂度最高；ZF 算法具有较低的复杂度但比 ML 的性能略差；MMSE 算法复杂度只比 ZF算法略大但性能却有显著提升。
X
孙 乐，孔 勇，黄 虎. MIMO 系统 V-BLAST 检测算法的 FPGA 实现[J]. 电子与封装, 2017, 17(6): 31-35.
SUN Le,KONG Yong，HUANG Hu. FPGA Implementation of a V-BLAST Detection Algorithm in MIMO System[J]. Electronics and Packaging, 2017, 17(6): 31-35.
|
|
|
200 mm Trench MOSFET 管用硅外延电阻率管控
孙 健，刘 勇，谭卫东
200 mm 重掺 As衬底的 MOSFET 外延片在后续芯片制程中，由于还需要经历高温环节 （大于 1100 ℃），因此衬底中 As的自掺杂效应将再次出现，从而使外延片边缘区域的电阻率降低明显。在外延过程中，需要将外延片边缘区域的电阻率有意控制略高于中心区域。在控制过程中通过引入Offset（差值） 的管理方法，确保外延层边缘 3 mm 区域与中心区域的偏差减小，从而实现片内管芯之间性能一致。
X
孙 健，刘 勇，谭卫东. 200 mm Trench MOSFET 管用硅外延电阻率管控[J]. 电子与封装, 2017, 17(6): 36-40.
SUN Jian,LIU Yong,TAN Weidong. Control Method of Silicon Epitaxial Resistivity for 200 mm Trench MOSFET[J]. Electronics and Packaging, 2017, 17(6): 36-40.
|
|
|
Ni(W)Si/Si肖特基势垒二极管电学特性研究
石青宏，刘瑞庆，黄 伟
首次提出在 Ni中掺入夹层 W 的方法来提高 NiSi的热稳定性。具有此结构的薄膜，经600～800 ℃快速热退火后，薄层电阻保持较低值，小于 2 Ω/□。经 Raman 光谱分析表明，薄膜中只存在 NiSi相，而没有 NiSi2生成。Ni(W)Si的薄层电阻由低阻转变为高阻的温度在 800 ℃以上，比没有掺 W 的镍硅化物转变温度的上限提高了 100 ℃。Ni(W)Si/Si肖特基势垒二极管能够经受 650～800 ℃不同温度的快速热退火，肖特基接触特性良好，肖特基势垒高度为 0.65 eV，理想因子接近于 1。
X
石青宏，刘瑞庆，黄 伟. Ni(W)Si/Si肖特基势垒二极管电学特性研究[J]. 电子与封装, 2017, 17(6): 41-44.
SHIQinghong,LIU Ruiqing,HUANG Wei. Studies of Electrical Properties of Ni(W)Si/Si Schottky Barrier Diode[J]. Electronics and Packaging, 2017, 17(6): 41-44.
|
|
|
贴片机工作头测试系统的设计与应用
何旭平，任保胜，祁玉斌，孙连雨
贴装工作头是贴片机的核心部分，主要负责完成对电子元器件的吸取与放置工作，是集气、电、精密机械、传感与控制于一体的高精密装置。由于贴装工作头本身的精度及速度将直接影响最终设备的贴装精度及速度，所以在贴装工作头安装使用前，通过使用专门的测试工装进行性能测试是非常重要的。主要介绍了一套工作头测试系统及测试方法，通过该系统保证工作头各电机动作、传感器状态等符合设计要求。
X
何旭平，任保胜，祁玉斌，孙连雨. 贴片机工作头测试系统的设计与应用[J]. 电子与封装, 2017, 17(6): 45-47.
HE Xuping,REN Baosheng,QIYubin,SUNLianyu. Design and Application of SMT Mounting Head Test System[J]. Electronics and Packaging, 2017, 17(6): 45-47.
|
|
