|
|
大尺寸CMC外壳的平面度研究
周昊，刘世超，申艳艳，程凯
以某款陶瓷外壳为例，研究了零部件与焊接质量的关系。通过选取匹配的材料参数，降低了共晶焊接时的热应力与变形量。利用理论计算和Abaqus仿真模型讨论了陶瓷外壳平面度与外壳零件材料属性的关系，以及造成陶瓷外壳平面度差异的原因。
X
周昊，刘世超，申艳艳，程凯. 大尺寸CMC外壳的平面度研究[J]. 电子与封装, 2017, 17(2): 1-3.
ZHOU Hao,LIU Shichao,SHEN Yanyan,CHENG Kai. Research on Flatness of Large CMC Package[J]. Electronics and Packaging, 2017, 17(2): 1-3.
|
|
|
夹层式叠层芯片引线键合技术及其可靠性
常乾，朱媛，曹玉媛，丁荣峥
随着电子封装技术的快速发展，叠层封装成为一种广泛应用的三维封装技术，该技术能够满足电子产品高性能、轻重量、低功耗、小尺寸等日益增长的需求。针对陶瓷封装腔体中的夹层式叠层芯片结构，键合点与键合引线处于陶瓷外壳空腔中，未有塑封料填充固定，区别于塑封叠层芯片封装器件，优化其引线键合技术，并做了相应可靠性评估试验。键合引线偏移长度最大为0.119 mm，未出现键合引线间隙小于设计值、碰丝短路等情况，为高可靠叠层芯片封装研究提供了参考。
X
常乾，朱媛，曹玉媛，丁荣峥. 夹层式叠层芯片引线键合技术及其可靠性[J]. 电子与封装, 2017, 17(2): 4-8.
CHANG Qian,ZHU Yuan,CAO Yuyuan,DING Rongzheng. Research on Wire Bonding Technology and Reliability for Ceramic-Packaged Sandwiched Multi-Stack Die[J]. Electronics and Packaging, 2017, 17(2): 4-8.
|
|
|
一种航天用光电耦合器内部气氛含量优化控制
欧熠1，王尧1，冉龙明2，张怡1
光电耦合器内部气氛含量过高会加速光电耦合器的失效，光电耦合器的寿命与内部气氛含量呈负指数关系，即寿命随内部气氛含量的提高而迅速降低。介绍了光电耦合器内部气氛含量的控制方法，通过优化和改进管壳除氢工艺、（管壳和芯片）清洗工艺、（内瓷片和芯片）烧结工艺、助焊剂清洗工艺、平行封焊工艺，使一种气密性陶瓷封装光电耦合器内部气氛含量得到了优化和控制。
X
欧熠1，王尧1，冉龙明2，张怡1. 一种航天用光电耦合器内部气氛含量优化控制[J]. 电子与封装, 2017, 17(2): 9-12.
OU Yi1,WANG Yao1,RAN Longming2,ZHANG Yi1. Studies on Optimization and Control of Internal Atmosphere Content for Aerospace Optoelectronic Coupler[J]. Electronics and Packaging, 2017, 17(2): 9-12.
|
|
|
一种低功耗带隙基准电压源的设计
胡成煜，顾益俊，李富华
设计了一种工作在亚阈值区无运放结构的CMOS带隙基准电压电路。通过使用线性区工作的MOS管取代传统电阻，使电路工作在亚阈值区，结合无运放设计，极大地降低了功耗。采用0.35μm CMOS工艺，在室温27℃、工作电压3 V的条件下进行仿真，输出基准电压1.2086 V，偏差在4 mV内，工作电流仅为1.595 μA，功耗仅为4.785 μW。在-50℃到120℃的温度范围内温度系数为17.3× 10-6/℃。该带隙基准电压电路具有低功耗、宽温度范围、面积小等特点。
X
胡成煜，顾益俊，李富华. 一种低功耗带隙基准电压源的设计[J]. 电子与封装, 2017, 17(2): 13-16.
HU Chengyu,GU Yijun,LI Fuhua. A Design of Low-Power Bandgap Voltage Reference Circuit[J]. Electronics and Packaging, 2017, 17(2): 13-16.
|
|
|
一种高功率密度T/R组件的设计
李江达，薛培，魏斌
主要针对某款C波段大功率T/R组件的小型化进行研究。通过对T/R组件的电路与结构的分析与设计，制作了发射功率大于100 W、接收通道增益大于8 dB、体积90 mm×80 mm×37 mm的T/R样机，该项研究对高功率密度T/R组件的设计与研制具有一定的工程指导意义。
X
李江达，薛培，魏斌. 一种高功率密度T/R组件的设计[J]. 电子与封装, 2017, 17(2): 17-20.
LI Jiangda,XUE Pei,WEI Bin. Design of a High Power Density T/R Module[J]. Electronics and Packaging, 2017, 17(2): 17-20.
|
|
|
电源完整性分析及应用
顾晓雪，顾定富
由于同步开关所产生的噪声电流，电源完整性问题如今已成为制约整个高速数字系统性能的一个关键因素。电源分配网络构成了高速数字系统最庞大最复杂的互连，约占全部互连空间的30%～40%。系统中所有的器件都直接或间接地连接到电源分配网络上，因此电源分配网络设计与电源完整性分析是数字系统中最复杂的部分。电源分配网络是高速数字设计的核心，直接影响电源完整性、信号完整性和电磁完整性等系统的性能。着重阐述了电源分配网络及频域目标阻抗法，并结合实际设计进行电源完整性的仿真分析。
X
顾晓雪，顾定富. 电源完整性分析及应用[J]. 电子与封装, 2017, 17(2): 21-24.
GU Xiaoxue,GU Dingfu. Analysis and Application of Power Integrity[J]. Electronics and Packaging, 2017, 17(2): 21-24.
|
|
|
用于高速流水线ADC的低抖动多相时钟产生电路
戴立新1，冯立康1，洪国东1，陈珍海2，叶爱民3
设计了一种用于高速流水线ADC的多相时钟产生电路。通过采用一种高灵敏度差分时钟输入结构和时钟接收电路，降低了输入时钟的抖动。该多相时钟产生电路已成功应用于一种12位250 MSPS流水线ADC，电路采用0.18 μm 1P5M 1.8 V CMOS工艺实现，面积为2.5 mm2。测试结果表明，该ADC在全速采样条件下对20 MHz输入信号的信噪比（SNR）为69.92 dB，无杂散动态范围（SFDR）为81.17 dB，积分非线性误差（INL）为-0.4～+0.65 LSB，微分非线性误差（DNL）为-0.2～+0.15 LSB，功耗为320 mW。
X
戴立新1，冯立康1，洪国东1，陈珍海2，叶爱民3. 用于高速流水线ADC的低抖动多相时钟产生电路[J]. 电子与封装, 2017, 17(2): 25-27.
DAI Lixin1, FENG Likang1, HONG Guodong1, CHEN Zhenhai2,YE Aimin3. Low-Jitter Multi-Phase Clock Generator for High Speed Pipelined ADC[J]. Electronics and Packaging, 2017, 17(2): 25-27.
|
|
|
基于FPGA的Rijndael-Ecc加密系统的实现
吉兵，陈振娇，王兆尹，范炯
针对目前物联网易被攻击的特点，提出一种基于FPGA的Rijndael-ECC混合加密系统。方案采用Rijndael模块对数据进行加密，用散列函数加密算法处理数据得到数据摘要，用ECC加密算法实现对摘要的签名和私钥的加密，各模块采用并行执行的处理方式。同时利用流水线思想对Rijndael的轮单元结构进行了改进，提高了整个加密系统的工作效率，完全满足了物联网对于稳定性、功耗以及处理速度的要求，给数据传输的安全性提供了高强度的保障。
X
吉兵，陈振娇，王兆尹，范炯. 基于FPGA的Rijndael-Ecc加密系统的实现[J]. 电子与封装, 2017, 17(2): 28-32.
JI Bing,CHEN Zhenjiao,WANG Zhaoyin,FAN Jiong. Rijndael-Ecc Encryption System Based on FPGA[J]. Electronics and Packaging, 2017, 17(2): 28-32.
|
|
|
一种新型PTFE覆铜板的精细图形制作前处理工艺优化
赵丹，邹嘉佳，范晓春，管美章
精细图形制作的前处理工艺对印制电路板的铜表面粗糙度影响很大。对一款新开发的PTFE覆铜板表面采取机械磨刷、喷砂研磨、化学微蚀3种前处理工艺，通过SEM及粗糙度结果分析了处理后铜面的粗化效果。结果表明，化学微蚀前处理方式有利于获得较好的铜面外观，采用相应的图形制作工艺参数可达到较好的线宽精度要求。
X
赵丹，邹嘉佳，范晓春，管美章. 一种新型PTFE覆铜板的精细图形制作前处理工艺优化[J]. 电子与封装, 2017, 17(2): 33-36.
ZHAO Dan,ZOU Jiajia,FAN Xiaochun,GUAN Meizhang. Studies of Pretreatment Optimization of Fine Pattern Manufacture for High-Frequency PTFE Laminate[J]. Electronics and Packaging, 2017, 17(2): 33-36.
|
|
|
编程MTM反熔丝的特征电压研究
徐海铭，顾祥
研究了不同MTM反熔丝材料的特征电压，发现特征电压不受电极材料影响而变化。电热模型理论在硅极反熔丝编程模型中得到进一步诠释和扩展，其中MTM反熔丝编程电阻与编程电流的关系也符合魏德曼-费尔兹定律。
X
徐海铭，顾祥. 编程MTM反熔丝的特征电压研究[J]. 电子与封装, 2017, 17(2): 37-39.
XU Haiming,GU Xiang. Studies of Characteristic Voltage of Programmed Metal-to-Metal Antifuses[J]. Electronics and Packaging, 2017, 17(2): 37-39.
|
|
|
SADP工艺中一类特殊二维图形的分解处理
宋长庚
自对准双重图型（SADP）技术广泛应用于28 nm以下节点逻辑电路制造工艺和存储器制造工艺。与其他双重图形技术（LELE，LPLE）相比，在处理二维图形分解时，SADP面临更复杂的要求。针对一种简单的二维图形，介绍了3种图形分解方法，可以有效改善线宽和对准工艺窗口。
X
宋长庚. SADP工艺中一类特殊二维图形的分解处理[J]. 电子与封装, 2017, 17(2): 40-42.
SONG Changgeng. Pattern Decomposition Method for Special 2D Pattern in SADP Process[J]. Electronics and Packaging, 2017, 17(2): 40-42.
|
|
|
0.18 μm CMOS器件SEL仿真和设计
李燕妃，吴建伟，谢儒彬，洪根深
宇宙空间存在大量高能粒子，这些粒子会导致空间系统中的CMOS集成电路发生单粒子闩锁。基于0.18 μm CMOS工艺，利用TCAD器件模拟仿真软件，开展CMOS反相器的单粒子闩锁效应研究。结合单粒子闩锁效应的触发机制，分析粒子入射位置、工作电压、工作温度、有源区距阱接触距离、NMOS和PMOS间距等因素对SEL敏感性的影响，并通过工艺加固得出最优的设计结构。重离子试验表明，采用3.2 μm外延工艺，可提高SRAM电路抗SEL能力，当L1、L2分别为0.86 μm和0.28 μm时，其单粒子闩锁阈值高达99.75 MeV·cm2/mg。
X
李燕妃，吴建伟，谢儒彬，洪根深. 0.18 μm CMOS器件SEL仿真和设计[J]. 电子与封装, 2017, 17(2): 43-47.
LI Yanfei,WU Jianwei,XIE Rubin,HONG Genshen. Simulation and Design of SEL for 0.18 μm CMOS Devices[J]. Electronics and Packaging, 2017, 17(2): 43-47.
|
|
